Хартов В.Я. Микроконтроллеры AVR. Практикум для начинающих (2007) (1264222), страница 11
Текст из файла (страница 11)
3.3, УМНОЖЕНИЕ ЧИСЕЛ БЕЗ ЗНАКА Наиболее просто умножение целых чисел можно выполнить по алгоритму, изображенному на рнс. 3.2. После загрузки множимого А и множителя В в регистры общего назначения и обнуления регистра произведения С проволится анализ содержимого регистра множителя. Если В л О, то к сумме частичных произведений С прибавляется множимое А. Затем содержимое регистра множителя уменьшается на 1 и цикл умножения повторяется до тех пор, пока содержимое регистра множителя не окажется равным О.
При умножении и-разрядных сомножителей 2и-разрядное произведение размещают в двух регистрах. Данный метод умножения находит ограниченное применение в тех приложениях, где время умножения некритично (при 8-разрядных сомножителях максимальная продолжительность операции умножения может составить 255 циклов сложения).
На практике больше распространены методы умножения путем сложения ряда частичных произведений С = Х2'АЬь где Ь; — значение разряда множителя (! = О, 1, ..., и — 1). Один из алгоритмов умножения„начиная с младших разрядов множителя, со сдвигом вправо суммы частичных произведений приведен на рис. 3.3. Рис. 3,2. Схема простейшего алгоритма умножения Рис. 3.3.
Схема алгоритма умножения, начиная с младших разрядов множителя 3.4, ДЕЛЕНИЕ ЦЕЛЫХ ЧИСЕЛ Для типичного алгоритма целочисленного деления С = А/В делимым является двойное слово Ао:АЬ !два байта), а делителем— одинарное В (один байт); частное С и остаток получают в виде Этот алгоритм может быть использован для получения произведения двух двоичных чисел без знака. Количество итераций умножения и определяется числом разрядов множителя. Поскольку в процессе умножения на каждой итерации выполняется сдвиг множителя В на один разряд вправо, на место освобождаемого разряда можно записать выталкиваемый при сдвиге вправо разряд произведения С. Таким образом, 2и-разрядное произведение можно получить, объединив содержимое и-разрядного регистра, в котором формируется старшая часть произведения, и регистра В, в котором после выполнения умножения окажется младшая часть произведения.
3.4. Деление целых чисел Начало Загрузка делимого АН, АХ Загрузка делителя В Загрузка счетчика циклов Обнуление регистра частного С = О Сдвиг влево АНАЕ (остатка) и частного АН= АН вЂ” В Да Разность < О? Нет Разряд частного с1 = О, восстановление АН Разряд частного с1 = 1 Уменьшение счетчика Нет Счетчик = О? Да Чтение С = А/В Конец з — 1ззв 3.
Арифметическая обработка данных одинарных слов. При выполнении деления необходимо исключить возможность деления на О. Если для представления частного потребуется более одного слова, то фиксируется переполнение. При выполнении деления необходимо проверить условие — делитель должен быть больше старшего слова делимого (В > АН). При делении целых чисел можно использовать алгоритм деления без восстановления остатка и алгоритм с восстановлением остатка. Схема алгоритма деления с восстановлением остатка приведена на рис. 3.4. Алгоритм деления представляет собой итерационную пропедуру. На каждой итерации сначала удваивается делимое (на первой итерации) или остаток (на всех последующих) путем сдвига влево на один разряд, затем вычитается делитель и определяется цифра частного по знаку разности.
Если разность положительная, определяемая на данной итерации цифра частного с; = 1, если разность отрицательная, цифра частного с; = О, Восстановление остатка выполняется путем сложения делителя с остатком после вычитания на текущей итерации деления. Деление выполняется до получения всех цифр частного.
Алгоритм деления без восстановления остатка (рис. 3.5) представляет собой итерационную процедуру,на каждой итерации которой проводится либо вычитание делителя В, заменяемое сложением с дополнительным кодом [ — В1яст либо пРибавление В в зависимости от знака остатка, полученного на предыдущей итерации деления. Если полученный остаток больше или равен О, при очередной итерации деления выполняется вычитание В; если остаток меньше Π— прибавление В. Перед каждым вычитанием (или сложением) остаток удваивается путем сдвига влево.
На начальной итерации деления делимое сдвигается на один разряд влево. Деление чисел со знаком можно выполнить разными способами. Если исходные операнды заданы в прямых кодах, то путем сложения по модулю 2 знаковых разрядов можно определить знак частного. Модули делимого и делители можно разделить, используя один из вышеописанных алгоритмов. Для определения переполнения необходимо выполнить пробное вычитание А — 2 В, резервируя (нодин разряд и-разрядного частного для знака. Далее приведен пример деления 16-разрядного числа А на 8-разрядное число В с восстановлением остатка: Рис.
3.4. Схема алгоритма деления с восстановлением остатка 3,4. Деление иелых чисел 66 А = 1024 = 00000100,00000000, С = сзсьсзслсзсзс~се — частное, 00000100.00000000 ' 111101!О 11!11010 00001000.0000000х 11110110 11!1!110 000!0000.000000хх 11110110 00000110 00001100.00000ххх 11110110 00000010 00000!00.0000хххх + 11110110 11111010 сдвиг восстановленно~оАН вычитание В 5-й остаток, сз = 0 00001000.000ххххх + 1!1101!О 11!11110 сдвиг восстановленногоАН вычитаниеВ 6-й остаток, сз = 1 00010000.00хххххх ч 11!10110 00000110 00001100.0ххххххх " 11110!1О 00000010 сдвиг остатка вычитание В 7-й остаток, с1 =! 00000100.хххххххх + 11110110 11111010 сдвиг остатка вычитание В 8-й остаток, се= 0 11111010 ' ОООО!010 00000100 прибавлениеВ восстановлен остаток АН= 4 С= 01100110 = 102 3.
Арифметическая обработка данных В = 10 = 00001010, -В= 1-101„„, =1ШО!!О, х — бит, свободно определяемый при сдвиге делимоеА(АНАЕ) пробное вычитание В так как разность меньше О, переполнения нег сдвиг А влево вычитание В 1-й остаток меньше О, разряд частного сз=О сдвиг влево восстановленного АН вычитание В 2-й остаток больше О, разряд частно~ о ся =! сдвиг остатка вычитание В З-й остаток, сз = 1 сдвиг остатка вычитание В 4-й остаток, с4 = 0 Рис.
З.б. Схема алгоритма деления без восстановления остатка 68 11111010 + 000010)0 00000100 прибавление В восстановлен остаток АН = 4 С= 01100110 = !02 В = 10 = 00001010, -В= 1-10]ляя = !!!!О!!О, х — бит, свободно определяемый при сдвиге с = с~свс~слсзс2с1со — частное делимое А (АН.АВ) пробное вычитание В так как разность < О, переполнения нет 00000100.00000000 11110110 11111010 00001000.0000000х 11110110 !1111110 сдвиг влево АН.АЬ вычитание В 1-й остаток меньше О, разряд частного ст сдвиг влево АН,АЬ прибавление В 2-й остаток больше О, частного св = 1 =0 + 11111100.000000хх 00001010 00000110 разряд 00001100.00000ххх 11110110 00000010 сдвиг влево АН АЬ вычитание В 3-й остаток больше О, св = 1 00000100.0000хххх 11110110 11111010 сдвиг влево АН.АА вычитание В 4-й остаток меньше О, с4 = 0 11110100.000ххххх 0000!010 111!1110 сдвиг влево АНАВ прибавление В 5-йостатокменьше О, сз = 0 11111100.00хххххх 00001010 00000110 сдвиг влево АН.Аь прибавление В 6-й остаток больше О, сх = 1 00001100.0ххххххх 11!10110 00000010 сдвиг влево АН.АЙ вычитание В 7-й остаток больше О, с1 = 1 00000100.хххххххх 11110110 11111010 сдвиг влево АН.АЬ вычитание В 8-й остаток меньше О, се = 0 3.
Арифметическая обработка данных Пр р деления 16-разрядного числа А на 8-разрядное число В без восстановления остатка: А = 1024 = 00000100.00000000, 3.5. Сложение и вычитание двоична-десятичных чисел 69 3.5. СЛОЖЕНИЕ И ВЫЧИТАНИЕ ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ При сложении двух двоично-десятичных чисел А = ая !ая 2... ...а!ао и В = Ьн !Ьь 2...Ь|Ьо поступают следующим образом. Если оба операнда имеют одинаковые знаки, то выполняют сложение модулей этих чисел (~А~ + ~В~), а знаковый разряд суммы определяют по знаку одного из слагаемых. Если операнды имеют разные знаки, то предварительно знак суммы устанавливают по знаку первого операнда А.
Затем производят вычитание модулей чисел (~А~ — )В~). Если полученная разность больше нуля, знак суммы сохраняется без изменений. Если разность меньше нуля, следует найти дополнительный код разности и изменить знак суммы на противоположный. При сложении двух чисел А и В, представленных в 2 — 10 коде, с весом 8-4-2 — 1 в каждой тетраде, в одном разряде суммы 5 = А 4- В можно получить результаты: 1) гч < 9; не требует коррекции; 2) 10 < гч < 15; требует коррекции путем увеличения в!на шесть с образованием переноса из тетрады; 3) х; > 15; требует коррекции путем увеличения л; на шесть. В этом случае перенос из тетрады образуется автоматически при сложении операндов до выполнения коррекции.
В микроконтроллерах с архитектурой МС8-51 коррекция осуществляется аппаратно при выполнении команды 2 — 10 коррекции. При отсутствии схемы 2-10 коррекции, как в микроконтроллерах АЧК, поступают следующим образом. При сложении двоичнодесятичных чисел добавляют число, каждый разряд которого равен шести. В этом случае, если вычисляемая поразрядная сумма гч < 9, перенос из тетрады не возникнет и избыточное значение шесть подлежит удалению. Во всех остальных случаях добавленное в разряд значение шесть удаляется автоматически с переносом из тетрады в процессе сложения. При таком способе сложения программная реализация упрощается, так как для коррекции результата в тетраде проверяется лишь один признак — наличие или отсутствие переноса из тетрады.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
