Попов И.И., Матвеев А.А., Максимов Н.В. Архитектура электронно-вычислительных машин и систем (2004) (1186255), страница 103
Текст из файла (страница 103)
Контакты В и Dиспользуются для подачи напряжения питания 12В и 5В, линийпрерываний и др. Таким образом в конструкции шины линии важныхсигналов и адресные линии отделены от линий, несущих питание идругие данные, что снижает помехи.Фактически слот состоит из 2 частей-разъемов (первая полностьюсоответствует 8 битовой шине ISA, а вторая предназначена длядополнительных адресов, прерываний и линий прямого доступа кпамяти - DMA). Соответственно, 8-разрядные карты расширения (платыадаптеров) могут вставляться в эти слоты (совместимость снизу вверх).Такт шины нормируется частотой 8 МГц.Максимальная скорость передачи данных составляет 8Мбайт/с (8МГц ×16 бит =128 Мбит/с, 128 Мбит/с / 2 (передача данных требует от2-х до 8-и тактов) = 64 Мбит/с.Но это теоретическая скорость (из-за сложного протокола обменаданными реальная пропускная способность шины вдвое меньше).Необходимо помнить, что в микропроцессоре (МП) 80286 дляизмерения времени применяются три единицы.Такты системной синхронизации (например, при 16 МГц тактсистемной синхронизации составит 109 нс: 16*106 гц=62,5 нс).
Циклпроцессора состоит из двух последовательных тактов системнойсинхронизации, т.е. будет 2*62,5 нс-125 нс, что соответствует частотеработы процессора 8 МГц. Цикл шины состоит, в общем, из двух цикловпроцессора и соответствует двум действиям: (первый цикл процессора)= (цикл состояния шины) - выдача информации о состоянии шины и526адресной информации; (второй цикл процессора) - (командный цикл) процессор и адресуемое устройство производят передачу данных. Тогдадля взятого примера цикл шины будет иметь длительность 250 нс. Есликакое-то устройство (ввода-вывода или памяти) не успевает завершитьсвою реакцию до момента окончания командного цикла МП,используют соответствующим образом сигнал Ready (готовность).
Онпродлевает цикл шины на определенное количество циклов процессора(состояние ожидания МП).В 80286 применяется метод конвейеризации шины (совмещаютсяопределенным образом процессы, происходящие на трех видахсистемных шин, с использованием дополнительных устройств защелок- регистров адреса). В нашем примере продолжительность циклашины на одну передачу становится не (увеличивается время реакцииустройства без ввода состояния ожидания).Вообще при оптимальной тактовой частоте микропроцессоров80386 и 80486, если используется шина ISA, то она не может передаватьданные так же быстро, как их обрабатывает соответствующий МП(вводятся циклы ожидания).Шина обеспечивает своим абонентам возможность отображения 8или 16-битных регистров на пространство ввода-вывода и памяти.Диапазон доступных адресов памяти ограничен областью UMA, но дляшины ISA-16 специальными опциями BIOS Setup может быть разрешенои пространство в области между15-м и 16-м мегабайтом памяти (правдапри этом компьютер не сможет использовать более 15 Мбайт ОЗУ).Диапазон адресов ввода-вывода сверху ограничен количествомиспользуемых для дешифрации бит адреса, нижняя граница ограниченаобластью адресов 0-FFh, зарезервированных под устройства системнойплаты.
В PC была принята 10-битная адресация ввода-вывода, прикоторой линии адреса A[15:10] устройствами игнорировались. Такимобразом, диапазон адресов устройств шины ISA ограничиваетсяобластью 100h-3FFh, то есть всего 758 адресов 8-битных регистров. Нанекоторые области этих адресов претендуют и системные устройства.Впоследствии стали применять и 12-битную адресацию (диапазон 100hFFFh), но при ее использовании всегда необходимо учитыватьвозможность присутствия на шине и старых 10-битных адаптеров,которые "отзовутся" на адрес с подходящими ему битами A[9:0] во всейдопустимой области четыре раза.В распоряжении абонентов шины ISA-8 может быть до 6 линийзапросов прерываний IRQx, для ISA-16 их число достигает 11. Заметим,что при конфигурировании BIOS Setup часть из этих запросов могутотобрать устройства системной платы или шина PCI.Абоненты шины могут использовать до трех 8-битных каналовDMA, а на 16-битной шине могут быть доступными еще три 16-битныхканала.
Сигналы 16-битных каналов могут использоваться и дляполучения прямого управления шиной устройством Bus-Master. При527этом канал DMA используется для обеспечения арбитража управленияшиной, а адаптер Bus-Master формирует все адресные и управляющиесигналы шины, не забывая "отдать" управление шиной процессору неболее, чем через 15 микросекунд (чтобы не нарушить регенерациюпамяти).Все перечисленные ресурсы системной шины должны бытьбесконфликтно распределены между абонентами.
Бесконфликтностьподразумевает следующее:Каждый абонент должен при операциях чтения управлять шинойданных (выдавать информацию) только по своим адресам или пообращению к используемому им каналу DMA. Области адресов длячтения не должны пересекаться. "Подсматривать" не ему адресованныеоперации записи не возбраняется.Назначенную линию запроса прерывания IRQx или прямогодоступа DRQx абонент должен держать на низком уровне в пассивномсостоянии и переводить в высокий уровень для активации запроса.Неиспользуемыми линиями запросов абонент управлять не имеет права,они должны быть электрически откоммутированы или подключаться кбуферу, находящемуся в третьем состоянии. Одной линией запросаможет пользоваться только одно устройство. Такая нелепость (с точкизрения схемотехники ТТЛ) была допущена в первых PC и в дань(жертву) совместимости старательно тиражируется уже много лет.Задача распределения ресурсов в старых адаптерах решалась спомощью джамперов, затем появились программно-конфигурируемыеустройства, которые вытесняются автоматически конфигурируемымиплатами PnP.С появлением 32-битных процессоров делались попыткирасширения разрядности шины, но все 32-битные шины ISA не являютсястандартизованными, кроме шины EISA.Для шины ISA выпускаются два типа плат расширения - 16разрядные и 8 -разрядные платы.Шина ISA до сих пор широко распространена (используется вкомпьютерах i286, i386 и в части i486, а также с более современныхкомпьютерах, где она используется в сочетании с шиной PCI.EISA Bus (Extended ISA) - жестко стандартизованное расширениеISA до 32 бит.
Конструктивное исполнение обеспечивает совместимостьс ней и обычных ISA-адаптеров (см. рис. 1). Узкие дополнительныеконтакты расширения (ряды E, F, G, H) расположены между ламелямиразъема ISA и ниже ламелей A, B, C, D таким образом, что адаптер ISA,не имеющий дополнительных ключевых прорезей в краевом разъеме, недостает до них. Установка карт EISA в слоты ISA недопустима,поскольку ее специфические цепи попадут на контакты цепей ISA, врезультате чего системная плата окажется неработоспособной (ксчастью, "без дыма").528Рис. 1. Разъем шины EISAРасширение шины касается не только увеличения разрядностиданных и адреса: для режимов EISA используются дополнительныеуправляющие сигналы, обеспечивающие возможность применения болееэффективных режимов передачи. В обычном (не пакетном) режимепередачи за каждую пару тактов может быть передано до 32 бит данных(один такт на фазу адреса, один - на фазу данных).
Максимальнуюпроизводительность шины реализует пакетный режим (Burst Mode) скоростной режим пересылки пакетов данных без указания текущегоадреса внутри пакета. Внутри пакета очередные данные могутпередаваться в каждом такте шины, длина пакета может достигать 1024байт.
Шина предусматривает и более производительные режимы DMA,при которых скорость обмена может достигать 33 Мб/с. Линии запросовпрерываний допускают разделяемое использование, причем сохраняетсяи совместимость с ISA-картами: каждая линия запроса можетпрограммироваться на чувствительность как по перепаду (Edge), как вISA, так и по низкому уровню (Level). Шина допускает потреблениекаждой картой расширения мощности до 45 Вт, но это не означает, чтомощность блока питания для системной платы на 8 слотов должна бытьболее 360 Вт - полную мощность, пожалуй, не потребляет ни один изадаптеров.Многие решения EISA имеют корни в MCA-шине PS/2.
Каждыйслот (максимум - 8) и системная плата могут иметь селективноеразрешение адресации ввода-вывода и отдельные линии запроса иподтверждения управления шиной. Арбитраж запросов выполняетустройство ISP (Integrated System Peripheral). Обязательнойпринадлежностью системной платы с шиной EISA являетсяэнергонезависимая память конфигурации NVRAM, в которой хранитсяинформация об устройствах EISA для каждого слота. Формат записейстандартизован, для модификации конфигурационной информацииприменяется специальная утилита ECU (EISA Configuration Utility).Архитектурапозволяетприиспользованиипрограммно529конфигурируемых адаптеров автоматически разрешать конфликтыиспользования системных ресурсов программным путем, но в отличиеот спецификации PnP, EISA не допускает динамическогореконфигурирования. Все изменения конфигурации возможны только врежиме конфигурирования, после выхода из которого необходимаперезагрузка компьютера.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
