Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 109
Текст из файла (страница 109)
Схема РАЫОЬВ в качестве ЗО специвлизированного4-входовогоз- В! разрядного мультиплексора 82 АО А! А2 ВО В1 В2 Са С! С2 00 ЕО Е! 01 02 Так как при реализации этой функции используются все имеющиеся выводы ИС РАЫ 6Ь8, при назначении выводов надо быть очень внимательным. В частности, под выходы надо отвести два вывода, предназначенные только дяя того, чтобы быть выходами (01 и 08), с тем чтобы число доступных входных выводов было возможно ббльшим. 5.7. Мультиплексоры 477 САМЫЙ ПРОСТОЙ, НО НЕ САМЫЙ ДЕШЕВЫЙ Как вы видите, очень просто запрограммировать ПЛУ на выполнение функций мультиплексора и дешифратора, Но если вам нужен обычный дешифратор или мультиплексор, то дешевле, как правило, применить стандартную СИС, чем программировать ПЛУ. Подход, основанный на применении ПЛУ, лучше, когда мультиплексор должен выполнять некоторые нестандартные функции, а также в том случае, если вы опасаетесь, что вам придется изменять его функцию в процессе отладки.
Табл. 5.41. Программа на языке АВЕ1для специализированного 4-входового 3- разрядного мультиплексора аоаа1в аох41вЗЬ 1111е 'яресьв11хее 4-1арв1, 3-ьзг ио111р1ехег' аох41вЗЬ свгьсе 'ШШЗ'; " Тарос воа аверсе Р1ов 32..ЯО р1а 16..18; " Яе1есв 1вроев АО..А2, ВО..В2.
СО..С2, 00..02 рга 1..9, Ы, 13. 14; " Ввв ъвриьв РО..Р2 р1в 19, 16, 12 1вхуре 'сов'; " Вов овгрогв вве аохеьаЗЬ 5.7.5. Описание мультиплексоров на языке ЧН01 Описывать мультиплексоры на языке ЧНР(. очень просто. В архитектуре, написанной в потоковом стиле, оператор ЕЕЕеСТ обеспечивает требуемые функциональные возможности, что можно видеть в табл. 5 42, где дано описание 4-входового 8-разрядного мультиплексора на языке ЧНР( . В поведенческой архитектуре выбор осуществляется оператором САВЕ. В табл. 5.43, например, приведена архитектура для того же самого модуля жцх41пВЬ, основанная на использовании процесса. " Ввев ЯЕ1 (32.,ЯОЗ; А (АО..А2); В (ВО .. 82); С = [СО.,С2); 0 (00 ° .02) ' Р (РО..Р2) 1 еяоасьоае ИНЕИ (ЯЕ1 0) М ЕЬЯЕ ИНЕИ (ЯЕ1== ЕЬЯЕ ИНЕИ (ВЕЬ Е13Е ИНЕИ (ЯЕ1 (ВЕ1.
2) Е (ЯЕ1;= 4) Е (361== 6) ТНЕИ Р А; 1) В (ЯЕ1== 7) ТНЕИ Р В; 3) ТНЕИ Р С; 6) ТНЕМ Р 0; 478 Глава 5. Практическая разработка схем комбинационной логики Табл. 5.42. Потоковая ЧНИ.-программа для а-входового 8-разрядного мульти- плексора ЬАЬг гу УЯЯЯ; псе УЕЕЕ.оса 1оя1с 1164.а11; епсхсу аах41п8Ь 1е ротс ( 8: 1п ЯТО 1.00УС УЯСТОЕ (1 аочпсо О); А, В, С, О: 1п ЯТО Ьсстс УЕСТОЕ (1 Со У: оас ЯТО 1.00УС УЕСГОЕ (1 Со 8) ); апа аах41п8Ь; — яе1есс 1ароса, 0-8 > А-О 8); — Васа Ьаа гарах — РаСа Ьае оссрас атсЬАсессате аах41пЯЬ от аах41п8Ь Аа Ьек(п ч1СЬ Я ае1есс У < А чьеп "00" В чьеп "01", С чЬе» "10".
О чЬеп "11", (асьеге > пн) чьеп освети: — сыа стеасеа ап 8-ыс частот оу 'с' епа аах41пЯЬ; Табл. 5.43. Поведенческая архитектура для 4-входового 8-разрядного мульти- плексора ат<ЫСессчте аех41ЬВр ат иах41пЯЬ 1е Ъеазп ртосеее(8, А, В, С, О) Ьев(п сапа Я Аа чьеп "00" > У <= А; чЬеп "01" "> У < В: чьеп "10" > У < С; чвеп "Ы" > У < О; чЬеп оСЬета > У < (оСЬета > '0'); — 8-ЫС чессог от '0' епа савв; епа ртосееа; апа исх41п8р; Так же, как в языке АВЕ1., в ЧНА)).-программе мультиплексора очень просто реализовать любые требуемые правила выбора входа.
Например, в табл. 5 А4 приведена написанная в поведенческом стиле программа для специализированного 4-входового 18-разрядного мультиплексора с правилами выбора, указанными в табл. 5.40. Если в каждом из этих примеров сигналы на входах выбора не действительны (например, содержат значения 0' или 'Х'), то для того, чтобы облегчить обнаружение ошибок в процессе моделирования, сигналам на выходной шине присваиваются значения (г. 8.8.ЛогическиеалеыентыИСКЛЮЧАЮЩЕ8 ИЛИ и проверка начетнос)ь 479 Табл. 8.44. Поведенческая УНОЬ-программа для специализированного 4-вхо- дового ) 8-разрядного мультиплексора ыьгвгт 1888) пве ГЕЕЕ.«са 1«81« 1164.«11; епс«ст ппх41пзь 1« рсгс ( 8: и ЗГО ЬОО(С тЕС(ОЕ и а п«с О); А, 8, С, О: Ап Зтв ЕОО(С ЕЕСтОЕ Ы Сс т: спс зто ц)81с тестов (1 сс 18) ); епо пп«4«ЬЗЬ) — Зе)есс «прпсв, о-т - > АЕАРАОАЗ 18): — Овсе Ьпв «прес« — Овсе Ьпв сыр«с ег<Ь««есгпге вп«4«пзр «1 ппх41пЗЬ 1« Ьея«п ргссевв(8, А, 8, С, О) ввг1«ше «: 18ТЕОЕЕ( Ьекгв сазе 3 1в еп "ООО" ( "О(О" ( ")ОО" ( "ЫО" > т еьеп "ОО«" ! "1Ы" > т < В; «Ь«п "011" > т < С; в и "181" >т < О; вьеп ссьегв > т < (есьегв > 'О')) "— епа саве; епв ргссевв; епо вих41пзр; < А; 18-Ь«с «есгсг «1 Чи 5.8.
Логические элементы ИСКЛЮЧАЮЩИ ИЛИ и проверка на четность 5.8.1. Вентили ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ Хч«У =Х' У+Х У'. Хочх ИСКЛЮЧАЮЩЕЕ ИЛИ не является одной нз основных функций алгебры переключенийй, дискретные схемы, реализующие функцию ИСКЛЮЧАЮЩЕЕ ИЛИ, довольно распространенны на практике. В большинстве технологий, используемых Вентиль ИСКЛЮЧАЮЩЕЕИЛИ (Ехс(из(рв-ОН, ХОЯ) является 2-входовой схемой, выходной сигнал которой равен 1 лишь в том случае, когда 1 присутствует только на одном из его входов.
Существует и другой вариант определения: вентиль ИСКЛЮЧАЮЩЕЕ ИЛИ вырабатывает на выходе 1, если сигналы на его входах различны. Сигнал на выходе ввтпш ИСКЛЮЧАЮЩЕЕИЛИ-НЕ(Ехс(иывнНОВ, ХИОЛ! или ЗКВИВАЛЕНТНОСТ(>(Едця(а)енсе) имеет прямо протиаополомное значение: он равен!, если сигналы на входах вентиля одинаковы. Таблица истинности дпя этих функций приведена в табл. 5.45. Операцию ИСКЛЮЧАЮЩЕЕ ИЛИ иногда обозначают символом Э, то есть 480 Глава 5. Практическая разработка схем комбинационной логики при создании переключающих схем, функцию ИСКЛЮЧАЮЩЕЕ ИЛИ непосред- ственно реализовать нельзя; вместо этого применяются многовентильные конст- рукции, подобные тем, какие показаны парис, 5.71, ХЭ У ГХЮ У)' Х У <ХОЛ) 1ХИОН7 (а) Х Е =ХЭУ (Ь) Х г Х5 У Рис. 5.71.
Варианты реализации 2-входовой схемы ИСКЛЮЧ АЮЩЕЕ ИЛИ с по- мощью нескольких вентилей: (а) на основе структур И-ИЛИ; (Ь) трехуровневый варнантнаоснове вентилей И-НЕ. Условные обозначения схем, реализующих функции ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, даны на рис. 5.72. Для каждой схемы имеются четыре варианта условных обозначений. Все зти варианты вытекают нз простого правила: ° Инвертирование любых двух сигналов (обоих входных сигналов или одного входного и выходного) у схем ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИНЕ не изменяет результирующей логической функции. Используя при проектировании принцип «инверсия к инверсии», мы выбираем такое условное обозначение, которое является наиболее наглядным с точки зрения выполняемой логической функции.
Табл. 5.45. Таблица истинности для фун- кций ИСКЛЮЧАЮЩЕЕ ИЛИ (ХОВ) н ИС- КЛЮЧАЮЩЕЕ ИЛИ-Н Е (ХМОВ) О О О ! 1 О 1 492 Глава 5. Практическая разработка схем комбинационной логики (а) 11 12 13 И 000 (о) И 13 14 ° ° ° 000 1М 1й Рис. 5.74. Каскадное включение схем ИСКЛЮЧАЮЩЕЕ ИЛИ: (а) соединение с последовательным опросом, (Ь) древовидная структура Мьзяс ооо Рис. 5.75. 9-разрядная схема проверки на четность/нечетность?4х280. (а) принципиальная схема и цокол евка для стандартного корпуса О1 Р с 16 выводами, (о) традиционное условное обозначение (ЕтЕЙ вЂ” четное число единиц на входах, ООР— нечетное число единиц на входах) 5.8. Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и проверка нв четность 483 ПОВЫШЕНИЕ БЫСТРОДЕЙСТВИЯ ДРЕВОВИДНОЙ СХЕМЫ ИСКЛЮЧАЮЩЕЕ ИЛИ Если бы каждый нз вентилей ИСКЛЮЧАЮЩЕЕ ИЛИ на рис.
5.75 был составлен из отдельных схем И-НЕ, как показано парис. 5 71(Ъ), то ИС 74х280 была бы значительно медленнее: задержка распространения сигнала в ней была бы эквивалентна 4. 3+ 1 = 13 задержкам одного вентиля И-НЕ. Поэтому типичное исполнение ИС 74х280 основано на применении структуры И-ИЛИ-НЕ с 4 выводами. Именно такой структурой реализуется функция, выполняемая каждой парой схем ИСКЛЮЧАЮЩЕЕ ИЛИ, объединенных на рисунке одним затененным прямоугольником; при этом задержка примерно равна задержке одного вентиля И-НЕ. На входах А-1 помещены буферы, состоящие из двух инверторов, для того чтобы каждый из входов представлял собой одиночную нагрузку дяя схемы, с выхода которой поступает сигнал.
Результирующая задержка распространения у выполненной таким образом схемы 74х280 составляет 5, а не 13 задержек одной инвертирующей схемы. 5.8.4. Применение схем проверки на четность В параграфе 2.15 мы описали коды для обнаружения ошибок, возникающих при передаче и хранении данных, в которых используется дополнительный бит, называемый битом четности. В коде с проверкой на четность бит четности выбирают так, чтобы общее число единичных битов в кодовом слове было четно.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
