Справочное пособие - микросхемы и их применение (1086445), страница 25
Текст из файла (страница 25)
На рис. 4.22 показано, что на любом из этих элементов реализуетсяфункционально полная система логических функций и, следовательно, любой из указанных элементов обладаетсвойством функциональной полноты. А это, в свою очередь, означает, что любой логический узел можнопостроить на микросхемах одной выбранной серии. В составе серий обычно находятся логические микросхемы,содержащие элементы с разным числом входов, с различной нагрузочной способностью, допускаю, щиеувеличение числа входов, имеющие возможность объединения по выходу с другими элементами и т. д.Такое разнообразие логических элементов в составе серии позволяет выбрать из них наиболее подходящиедля конкретного цифрового устройства и тем самым обеспечить наилучшие электрические и конструктивнотехнологические показатели.На основе логических элементов можно реализовать любой из комбинационных узлов.
Однако следуетиметь в виду, что такие узлы сейчас выполняют в виде микросхем, которые включены в состав многихпопулярных серий (см. § 4.7).Рассмотрим типичные схемотехнические решения по построению логических функциональных узлов ипримеры их реализации на микросхемах [14].Сумматор по модулю 2 — цифровой узел с m входами и одним выходом, работающий в соответствии соследующим правилом: сигнал 1 появляется на его выходе всякий раз, когда в наборе входных сигналовсодержится нечетное число 1. Поэтому этот узел еще называют схемой проверки на четность. В частном случаепри числе входов, равном 2, сумматор по модулю 2 выполняет функцию логического элемента «ИсключающееИЛИ»: на выходе 1 будет только при 1 на одном из входов.
Функциональная схема двухвходово-го сумматорапо модулю 2, выполненного на логических элементах И — НЕ, приведена на рис. 4.23,а. В корпусе микросхемыК155ЛП5 четыре таких сумматора. Для обозначения логической операции суммирования по модулю 2 принятсимвол ф.Рис. 4.24. Многовходовый сумматор по модулю 2 на микросхеме К155ЛП5Рис. 4.25. Полусумматор: а — функциональная схема; б — условное обозначениеЕсли входные сигналы имеют парафазную форму представления, т. е. представлены своими прямыми иинверсными-значениями, то операцию суммирования по модулю 2 двух переменных можно выполнить наодном элементе И — ИЛИ — НЕ (рис. 4.23,6) либо И — ИЛИ (рис. 4.23,в).Примером реализации многовходного сумматора по модулю 2 может служить функциональный узел намикросхеме К155ЛП5 (рис.
4.24). Другой пример — микросхема К155ИП2, имеющая восемь входов и двавыхода: на одном из них сигнал 1 появляется при четном числе единиц в наборе входных сигналов, а на другом— при нечетном.Полусумматор — это узел, имеющий два входа и два выхода и выполняющий операцию арифметическогосложения двух одноразрядных чисел А и В в соответствии со следующим правилом: при любых наборахсигналов Л и В на выходе сигнала суммы S' формируется результат сложения по модулю 2, на выходе сигналапереноса Р' во всех случаях будет 0, кроме А=В=1, когда Р'= 1.Таким образом, для реализации полусумматора необходимы сумматор по модулю 2 и логический элемент И(рис.
4.25).Полный одноразрядный сумматор выполняет операцию арифметического сложения двух одноразрядныхчисел At и Bt с учетом переноса из младшего разряда Рi-1. Он имеет три входа и два выхода для сигнала суммы Siи сигнала переноса Pt. Правило работы сумматора определяется табл.
4.6.Пример реализации полного одноразрядного сумматора приведен на рис. 4.26.Таблица 4.6ВходыАi0Bi0Pi-10000101ВыходыSiРiВходыВыходы00Аi1Вi0Pi-10Si1Рi0101100110110001110111111Рис. 4.26. Одноразрядный сумматорМногоразрядные сумматоры выполняют операцию арифметического сложения двух двоичных чисел. Числовходов и выходов сумматора определяется разрядностью слагаемых. По организации переноса различаютсумматоры с последовательным переносом (рис.
4.27) и параллельным переносом. По первому способу построен, например, четырехразрядный сумматор К155ИМЗ. Быстродействие такого сумматора определяетсявременем распространения сигнала переноса через всю схему и поэтому значительно ниже быстродействия ееэлементов.Рис. 4.27. Четырехразрядный сумматор с последовательным переносомТаблица 4.7x1х2x3x4х5х6x7УзУ2У11000000001000000100000010000001000000100000010000001001111110011010101Сумматоры с параллельным переносом обладают более высоким быстродействием благодаря тому, чтоимеют в своем составе схему ускоренного формирования переноса (СУП) во все разряды одновременно.
Всоставе некоторых серий имеются микросхемы, выполняющие функции СУП, например К155ИП4. Шифратор(кодер) — цифровой узел с m входами и п выходами, преобразующий сигнал 1 на одном из входов в «элементный параллельный код на выходах. Пример реализации шифратора с семью входами и тремя выходамина логических элементах ИЛИ праведен на рис. 4.28. Правило работы шифратора определяется табл. 4.7.Дешифратор (декодер) — цифровой узел, выполняющий операцию преобразования m-элементноговходного кода в сигнал 1 на одном из выходов (дешифратор высокого уровня), либо в сигнал О на одном извыходов (дешифратор низкого уровня).
Так как на m входах может быть 2т наборов входных переменных,максимальное число выходов равно 2т. Если используются все выходы, дешифратор называется полным, еслиже число выходов меньше 2т — неполным.На рис. 4.29 приведен дешифратор состояний десятичного счетчика, построенный на элементах И всоответствии с табл. 4.8, в которой символом Q4 обозначен выход старшего разряда, a Q1 — младшего разрядасчетчика. Подобную структуру имеет дешифратор К155ИД1.Рис. 4.28. Шифратора — функциональная схема; б — условное обозначениеРис.
4.29. ДешифраторНомернабора IКодопреобразователи предназначены для преобразования т-элементного параллельного кода на входе и яэлементный параллельный код на выходе. На рис. 4.30 приведен преобразователь кода 8 — 4 — 2 — 1 в кодуправления семисегментным индикатором (при 1 сегмент «горит»), выполненный в виде микросхемыК514ИД1.Таблица 4.8Q4 Q3 Q2 Q1 У0 У1 У2 У3 У4 У5 У6 У7 У8 У90000010000000001234567890000000110001111000110011001010101010000000001000000000100000000010000000001000000000100000000010000000001000000000100о0000001Другие примеры — микросхемы 133ПП4. К514ИД2, предназначенные для управления семисегментнымполупроводниковым индикатором типа АЛ304.
В ряде серий, например К176, имеются микросхемы счетчиковс встроенным кодопреобразователем на выходе.Существует еще один способ построения кодопреобразователя — соединение дешифратора и шифратора.Этот способ целесообразно применять тогда, когда удается подобрать микросхемы повышенного уровняинтеграции, содержащие шифратор и дешифратор с заданными кодами. В частном случае длина кодов можетбыть одинаковой.Устройство сравнения (цифровой компаратор) предназначено для сравнения двух многоразрядныхдвоичных чисел.
В простейшем случае требуется лишь установить факт равенства чисел А и В. Такая задачавозникает, например, при сравнении постоянного числа A с числом B, которое в каждый очередной тактизменяет свое значение на 1 (увеличивается или уменьшается). В момент, когда числа А к В становятсяравными, на выходе устройства сравнения возникает сигнал — переход из 0 в 1 или из 1 в 0.Рис. 4.30. Преобразователь двоично-десятичного кода в семиэлементпый код дляуправления индикаторомРис. 4.31.
Цифровой компараторДля определения момента, когда A=B, производится поразрядное суммирование по модулю 2. При яразрядных числах устройство состоит из n сумматоров по модулю 2, выходы которых подключены к элементуИЛИ. Только при совпадении значений всех разрядов чисел А и В на выходах всех сумматоров будет 0. Если жечисла отличаются хотя бы в одном разряде, на выходе соответствующего сумматора и, следовательно, наобщем выходе будет 1.При применении элемента ИЛИ — НЕ, наоборот, равенству чисел соответствует выходной сигнал 1.От таких устройств обычно требуется высокое быстродействие. Выходной сигнал должен появиться ипроизвести нужное действие в том же такте, т. е.
до очередного изменения числа В. Схема для я=5 прииспользовании быстродействующих элементов серии К137 — полусумматоров (К137ИЛЗ) и элемента ИЛИ —НЕ/ИЛИ (К137ЛК18) приведена на рис. 4.31. При А — В, F=1. В полусумматорах здесь использованы тольковыходы суммы, т. е. они применены в качестве сумматоров по модулю 2.В некоторых устройствах, предназначенных для обработки цифровой информации, находит применениеузел сравнения чисел с определением знака неравенства, т. е.
А>В или A<B. Устройство в этом случаеполучается более сложным. Число входов его равно 2и, а число выходов 3: FА>B, FA=B, FА>В.Устройство сравнения выполняют и в виде отдельных микросхем. Так, например, микросхема К564ИП2позволяет сравнивать два четырехразрядных числа с определением знака неравенства. Условное обозначениетакой микросхемы приведено на рис. 4.32.Рис. 4.32.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
