курсовая 1 (1082211), страница 2
Текст из файла (страница 2)
При подаче сигнала готовности данных и кода операции операнд А записывается в RG1 и CT1. При записи операнда В в RG2 и CT2 в зависимости от кода операции MS1 инвертирует или не инвертирует знаковый разряд мантиссы. (при вычитании с плавающей точкой знак инвертируется).
Далее при сложении с фиксированной точкой операнды подаются на входы сумматоров SM1, SM2 причём сигнал переноса c SM1 подаётся через элемент "И" на вход приёма переноса SM2. Результат суммирования через мультиплексоры MS5, MS6 записываются в регистр суммы построенный на RG3 и CT3. При возникновении сигнала переноса на SM2 формируется сигнал переполнения разрядной сетки.
При вычитании с плавающей точкой содержимое счетчиков СТ1 и СТ2 подаётся на SM2 для определения разности между порядками операндов. Для этого знак порядка операнда В инвертируется c помощью мультиплексора MS2. Результат с сумматора SM2 через мультиплексоры MS3,MS7 и элемент М2 подаётся на вход А компаратора, причём знаковый разряд отключатся с помощью MS9. На вход В компаратора через мультиплексоры MS4,MS8 подаётся двоичная форма числа 9. Если разность порядков больше 9, значит результат равен большему слагаемому и посредством мультиплексоров MS5, MS6 операнд А или В ( в зависимости от результатов их сравнения на компараторе ) записывается в регистр RG3 и счётчик СТ3.
Если разность порядков меньше 9, то порядки подаются на компаратор через MS3, MS4,MS7,MS8,MS9,MS10. При сравнении знак чисел учитывается с помощью элемента М2 и мультиплексоров MS7,MS8 благодаря которым при наличии разноимённых знаков знаки чисел инвертируются. В зависимости от результатов сравнения, на счётчике, хранящем меньший порядок формируем сигнал инкремента, а на регистре сигнал сдвига вправо. Далее операция повторяется пока порядки не будут выровнены. После выравнивания порядков в счётчик СТ3 записывается содержимое СТ1 или СТ2, мантиссы складываются на SM1и результат записывается в регистр RG3. Результат проверяется на необходимость нормализации с помощью элементов "И" . Сигнал Р7- признак нарушения нормализации слева, Р8- нарушение нормализации справа. В зависимости от этих сигналов формируются сигналы инкремента или декремента на СТ3 и сигнали сдвига вправо или влево на RG3. При необходимости операция повторяется. После формирования в RG3 и СТ3 нормализованного числа формируется сигнал готовности результата у17=RO.
Управляющий автомат с регулярной адресацией.
На вход УА подаются сигналы Рi от операционного автомата соответствующие логическим блокам алгоритма. С выхода управляющего автомата снимаются микроинструкции хранящиеся в ПЗУ (ROM) УА. Микроинструкции обеспечивают наличие необходимых управляющих сигналов на элементах операционного автомата в соответствии с выбраным блоком алгоритма. Также в ПЗУ содержится адресная часть позволяющая в следующем такте работы выбрать новый адрес управляющей памяти.
Мультиплексор обеспечивает выбор входного сигнала поступившего от ОА в соответствии с адресом хранящимся в ПЗУ.
Элемент М2 позволяет инвертировать значения входного сигнала что обеспечивает подстройку УА под конкретные схемотехнические решения.
Счётчик при поступлении на вход W нуля производит загрузку адреса микроинструкции на вход S', а при поступлении единицы осуществляет инкрементацию адреса, хранящегося в счётчике.
Таблица заполнения памяти (свёрнутая форма).
| A | Y | H | E | S |
| 0 | m01 | P1 | 0 | m01 |
| 1 | M1 | 0 | 0 | M2 |
| 2 | M2 | P2 | 0 | M5 |
| 3 | M3 | 0 | 0 | M4 |
| 4 | M4 | 0 | 0 | M14 |
| 5 | M14 | 0 | 0 | m01 |
| 6 | M5 | P3 | 0 | m02 |
| 7 | m03 | P4 | 0 | M10 |
| 8 | m04 | P5 | 0 | M7 |
| 9 | M6 | 0 | 0 | m03 |
| 10 | M7 | 0 | 0 | m03 |
| 11 | M10 | 0 | 0 | M11 |
| 12 | M11 | 0 | 0 | m05 |
| 13 | m05 | P7 | 0 | M12 |
| 14 | m06 | P8 | 0 | M13 |
| 15 | M14 | 0 | 0 | m01 |
| 16 | m02 | P6 | 0 | M8 |
| 17 | M9 | 0 | 0 | M14 |
| 18 | M8 | 0 | 0 | M14 |
| 19 | M12 | 0 | 0 | m05 |
| 20 | M13 | 0 | 0 | m06 |
Таблица заполнения памяти (развёрнутая форма).
| A | Y | H | E | S |
| 00000 | 00000000***000000 | 001 | 0 | 00000 |
| 00001 | 11010000***000000 | 000 | 0 | 00010 |
| 00010 | 00001101***000000 | 010 | 0 | 00110 |
| 00011 | 00000000*01000000 | 000 | 0 | 00100 |
| 00100 | 00000000*01110010 | 000 | 0 | 00101 |
| 00101 | 00000000***000001 | 000 | 0 | 00000 |
| 00110 | 00000000111000000 | 100 | 0 | 10000 |
| 00111 | 00000000011000000 | 011 | 0 | 01011 |
| 01000 | 00000000011000000 | 100 | 0 | 01010 |
| 01001 | 01100000011000000 | 000 | 0 | 00111 |
| 01010 | 00000110011000000 | 000 | 0 | 00111 |
| 01011 | 00000000*00000010 | 000 | 0 | 01100 |
| 01100 | 00000000*01110010 | 000 | 0 | 01101 |
| 01101 | 00000000***000000 | 101 | 0 | 10011 |
| 01110 | 00000000***000000 | 110 | 0 | 10100 |
| 01111 | 00000000***000001 | 000 | 0 | 00000 |
| 10000 | 00000000011000000 | 100 | 0 | 10010 |
| 10001 | 00000000*10110010 | 000 | 0 | 00101 |
| 10010 | 00000000*00110010 | 000 | 0 | 00101 |
| 10011 | 00000000***011000 | 000 | 0 | 01101 |
| 10100 | 00000000***100100 | 000 | 0 | 01110 |
Список используемой литературы
-
Савельев А.Я. Прикладная теория цифровых автоматов: Учеб. для вузов по спец. ЭВМ.- М.: Высшая школа., 1987
-
Савельев А.Я. Арифметические и логические основы цифровых автоматов: Учебник.- М.: Высшая школа, 1980
-
Иваненко Н.С, Антик М.И, Гронда О.В. Прикладная теория цифровых автоматов: Методические указания по выполнению курсовой работы., М.: 1991
-
Лысиков Б.Г. Арифметические и логические основы цифровых автоматов: Учебник для вузов Мн.: Выш.школа, 1980
-
Аванесян Г.Р, Лёвшин В.П. Интегральные микросхемы ТТЛ ТТЛШ: Справочник., М.: Машиностроение, 1993
-
Соловьёв Г.Н. Арифметические устройства ЭВМ.-М.: Энергия, 1978
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
