Курсач_96 (1075046), страница 5
Текст из файла (страница 5)
E0= Y42
7.9. Регистр M.
Разрядность этого регистра равна 8 битам. Он должен выполнять операции записи и хранения значения, поэтому для него используем микросхему К555ИР27.
| Упр. cигнал | Микрооперация | Сигналы на входах | |
| L | C | ||
| Y41 | M:=80h | 0 | СИ |
| Y42 | M:=1 | 0 | СИ |
Получаем следующие функции для входов устройства.
L = (Y41Y42)
7.10. Прочие элементы.
Регистр занятости, готовности, запроса и результата строится на основе микросхемы со сбросом и установкой К555ТР2 (4 RS-триггера).
| Упр. сигнал | Микрооперация | Сигналы на выходах. | |||||||
| R1 | S1 | R2 | S2 | R3 | S3 | R4 | S4 | ||
| Y1 | ГОТ:= 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| Y2 | ГОТ:= 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| Y4 | ЗАН:= 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| Y5 | ЗАН:= 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Y6 | ЗАПР:=1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| Y7 | ЗАПР:=0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| Y25 | РЕЗ:=1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| Y26 | РЕЗ:=0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
Все выходные сигналы должны подключаться к шине через буферный регистр, имеющие выходы с тремя состояниями.
8. Структурная схема операционного автомата
Структурная схема операционной части вычислительного устройства разрабатывается на основе схем операционных элементов, обобщенной микропрограммы (Приложение №2 «Граф обобщённой микропрограммы»), списка микроопераций (Приложение №3 (таблица №1)), списка логических условий (Приложение №3 (таблица №2)) и Канонической структуры ОА, представленной в Приложении №5(«Каноническая структура ОА»).
При разработке структурной схемы учтены возможности конкретных микросхем, которые в дальнейшем будут использованы при разработке функциональной схемы операционной части вычислительного устройства. Также должна быть учтена необходимость выполнения некоторых служебных функций (выдача логических условий на входы устройства управления, проверка совпадения адреса устройства и адреса на адресной шине, выработка сигнала «Захват»). Кроме того, должна быть предусмотрена выдача на шину выхода служебных флагов (ГОТ, ЗАН, РЕЗ, ЗАПР, ПР). Триггеры установки этих флагов обозначены на структурной схеме как Т1 – Т5 соответственно
(ТРИГЕР—ФЛАГ)
TрГОТ – ГОТ
TрЗАН – ЗАН
TрРЕЗ – РЕЗ
TрЗАПР – ЗАПР
Для хранения знака делимого и делителя (А и С) (в случае выполнения микрооперации деления) используются триггеры, обозначенный соответственно как ТрЗн1 и ТрЗн2.
(ТРИГЕР-БИТ)
ТР1—Зн1
ТрЗн2—Зн2
К каждому регистру на данной схеме подводится набор, управляющих сигналов, которые определяют режим его работы. На входы мультиплексоров поступают сигналы из соответствующих им схем управления (см. пред. Пункт).
Все арифметические и логические операции должны выполняться в АЛУ, тогда как операции сдвига производятся в соответствующих регистрах.
Дополнительно введён счётчик для автономного от АЛУ подсчёта итераций цикла (см. пред. Пункт)
Само АЛУ управляется с помощью схемы управления, формирующей на основании управляющих сигналов yi наборы сигналов, поступающих на управляющие входы АЛУ (см. пред. Пункт). На этой же схеме показываются особенности формирования осведомительных сигналов хi.
Структурная схема операционного автомата представлена в Приложении №6 «Структурная схема операционного автомата».
9. Функциональная схема операционной части ВУ
Функциональная схема операционной и управляющей части ВУ проектируется на основании структурной схемы операционной части (схема «Структурная схема операционного автомата») и справочной литературы [2], [3].
В ходе проектирования функциональной схемы операционной части ВУ создается схема взаимодействия микросхем, выбранных для реализации схемы на базе общей шины. Операционная часть разрабатывалась для обработки слов длины 8 бит. Разрабатывались на детальном уровне схемы управления элементами схемы, формирующие сигналы, поступающие на входы элементов, на базе управляющих сигналов, которые поступают в операционную часть из управляющей части операционного автомата. С выходов операционной части осведомительные сигналы поступают на входы управляющей части ОА. Реализация основных элементов структурной схемы (схема «Структурная схема операционного автомата») в рамках выбранной элементной базы (серия микросхем К555, К155) поясняется ниже.
Краткое описание элементов функциональной схемы:
ALU1, ALU2, ALU3 и ALU4 – АЛУ К555ИП3. для обеспечения обработки 16-разрядных операндов заданных в соответствии с вариантом.
DС – дешифратор К555ИД7 служит для реализации инверсных значений осведомительных сигналов выбора микропрограммы B1 – B7 (осведомительные сигналы Х4-Х10).
6-НЕ - группа инверторов, предназначенных для реализации осведомительных сигналов B1 – B7.
T – триггеры К555ТР2 (состоит из 4-х RS-триггеров). С выходов триггера снимаются сигналы ЗАПР, ГОТ, ЗАН, РЕЗ. RG– регистры К555ИР27 для операнда А, В, М, D, а также как тумблерный регистр. На информационные входы подаётся слово из группы мультиплексоров. Регистр КР155ИР13 для операнда С - сдвиговый. На информационные входы подаётся слово из ультиплексора.
Мультиплексоры и их схемы управления выполнены на основе логических элементов.
СТ2 – двоичный счетчик К555ИЕ7
Функциональная схема операционной части вычислительного устройства приведена в Приложении №6 «ФУНКЦИОНАЛЬНАЯ СХЕМА ОА».
10. Составление списка переходов
Список переходов составляется на основании закодированного графа микропрограммы (Приложение №4 «Закодированный граф микропрограммы»).
Создание списка переходов осуществляется путем перебора всех возможных переходов данного графа. При этом последовательно выписываются код исходного состояния, код следующего состояния, условия перехода между этими состояниями, управляющие сигналы, которые должны вырабатываться в исходном состоянии и сигналы возбуждения. См. Приложение №7.
11. ПРОГРАММИРОВАНИЕ ПЛМ.
Программирование ПЛМ матриц осуществляется на основе списка переходов (Приложение №7).
Прежде чем программировать ПЛМ, необходимо подсчитать требуемое их количество. Из списка переходов видно, что код состояния имеет
6 разрядов (47 состояний) ,
а из списка логических условий (Приложение №3 (таблица №1)) следует, что у нас есть
18 логических условий и
50 управляющих сигнала.
Таким образом, мы можем посчитать необходимое нам число входов ПЛМ: учитывая, что ПЛМ имеют только 16 входов, имеем 8 ПЛМ.
Матрицы соединений ПЛМ приведены в Приложении №8.
12. Функциональная схема управляющей части ву
Проектирование функциональной схемы управляющей части ВУ осуществляется на
основании матриц соединений ПЛМ (Приложение №8) и справочной литературы [2], [3].
Краткое описание элементов функциональной схемы управляющей части ВУ.
D55 – D61 – группа ПЛМ К555ИП24 для реализации управляющих сигналов и сигналов состояний. На входы подаются осведомительные сигналы и сигналы с выходов регистра состояний.
D54 – регистр K1533ИР13; является регистром состояний. На входы подаются сигналы с выходов схемы формирования сигналов состояний.
D62, D63 – группа элементов K155ЛЕ4, отвечающих за формирование сигналов состояний D1 – D6, на входы поступают сигналы с выходов микросхем ПЛМ (D55 – D57).
D64 – 6-инверторов К1533ЛН8 для реализации соединения ПЛМ по ИЛИ.
Функциональная схема управляющей части вычислительного устройства приведена в Приложении №9 «ФУНКЦИОНАЛЬНАЯ СХЕМА УА».
13. Определение числа машинных тактов, необходимых для выполнения каждой операции
Данная задача решается в соответствии с Обобщённой микропрограммой ( «Обобщённая микропрограмма» Приложение №2). Для подсчёта числа машинных тактов для определённой операции необходимо, «войдя» в микропрограмму виртуально выполнить весь набор микроопераций, необходимый для корректного выполнения данной операции. Во время виртуального выполнения операции, т.е. последовательного перемещения по вершинам графа микропрограммы с соблюдением логических условий, необходимо вести подсчёт пройденных вершин графа микропрограммы. Таким образом, будет получено число машинных тактов, необходимых для выполнения данной операции. Соответственно для получения максимального (или минимального) числа машинных тактов, необходимо взять «наихудшие» («наилучшие») в смысле выполнения данной операции операнды.
При расчетах время на ожидание сигналов X принимаем равным 0 тактов.
1)ДЕЛЕНИЕ:
Tmin = 11, Tmax = 32768
2) Вычитание:
Tmin = 11, Tmax = 15
3) Вычитание обратное:
Tmin = 11, Tmax = 15
4) Коньюнкция:
Tmin = 10, Tmax =10
5) Отрицание коньюнкции:
Tmin = 10, Tmax = 10
6) Отрицание дизъюнкции:
Tmin = 10, Tmax = 10
6) Циклический сдвиг
Tmin = 8, Tmax = 24
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ
-
Дроздов Е.А., Комарницкий В.А., Пятибратов А.П. Электронные вычислительные машины Единой системы. М., Машиностроение, 1981, 648 стр.
-
С.А. Майоров, Г.И. Новиков. Принципы организации цифровых машин. Л., Машиностроение, 1975, 428 стр.
-
С.И. Баранов, Б.Д. Тимченко. Проектирование цифровых вычислительных машин. М., Высшая школа, 1973, 343 стр.
4. Конспект лекций по курсу «Архитектура ЭВМ» за IV и V семестры.
Приложение №1.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
