Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

На основании структурной схемы операционной части и данных, взятых из справочной литературы, синтезируем функциональную схему операционной части ( см. приложение 1). На основании списка переходов и данных из литературы синтезируем функциональную схему управляющего устройства ( см. приложение 2).

В операционной части микросхемы D1-D4 - это АЛУ на 16 разрядов (см. обобщенную схему операционной части на рис. 3 ). Микросхемы D6-D7 это регистр А, D8-D9- регистр В,D11,D12- это, соответственно, регистр С, D13,D14 - регистр D, D16 -регистр F, D17,18,19,20,21,22,23,24- эти микросхемы соответственно образуют мультиплексор регистра А ,D5,10,15,2526,27,28,29 -эти микросхемы соответственно образуют мультиплексор регистра В. Элементы D30,31,34,35,36 составляют схему сравнения адресов, а элементы R1-R6 и S1-S6 - это тумблерный регистр , который служит для задания каждому из вычислительных устройств своего уникального адреса , другое устройство не должно иметь такого же адреса. D32 - схема “и”, которая формирует сигнал захвата, D33- схема , которая выдает логическую единицу только в том случае , если счетчик (D39) находится в нулевом состоянии ,а D40- схема , которая выдает логическую единицу , когда счетчик находится в состоянии “7” ,D37 - дешифратор кода операции, D43,D44- мультиплексор шины выхода , он служит для того , чтобы обеспечить возможность выдавать на шину выхода поочерёдно частное и остаток . D45-D50 - элементы ,составляющие схемы,которые выдают осведомителльные сигналы “А=0” и “В=0” ,оповещающие устройство управления о том ,что регистры А или В обнулились. D51-D53 - триггеры флагов ЗАПР ,РЕЗ,ГОТ,ЗАН,ДЕЛ0,ПП. D41 выдаёт сигнал ЗнА + ЗнВ. D54 служит для обеспечения подачи на вход последовательной загрузки регистра D одного из сигналов : “1”,”0”, “ЗнА + ЗнВ” в зависимости от управляющих сигналов У16 и У17. Операционная часть работает под управлением устройства управления , которое выдает управляющие сигналы У1-У43, а принимает осведомительные сигналы (логические условия ) см. также список логических условий на стр. .Устройство управления состоит из матриц ПЛМ, регистра состояний, элементов “или” , которые служат для объединения выходов ПЛМ 1 и выходов ПЛМ 2 по функции “ИЛИ”( т.к. число входов одной микросхемы ПЛМ не позволяет учитывать все логические условия). Функциональную схему операционной части см. в приложении 1, а функциональную схему устройства управления см. в приложении 2. К этим приложениям дается спецификация (перечень используемых элементов) на стр. и соответственно для операционной части и устройства управления. В целом операционная часть разрабатывалась для обработки слов двойной длины т. к. это необходимо для реализации алгоритма деления. На входы операционной части поступают сигналы управления, а с выходов устройство управления снимает осведомительные сигналы (логические условия). Оба устройства разработаны с учетом того, что будут исполь зованы только ТТЛ- совместимые серии микросхем, тем самым отпадает необходимость в различных преобразователях уровней.

8. Список переходов .

Путем перебора всех возможных переходов полученного закодированного графа микропрограммы составляется список переходов - промежуточный шаг перед составлением таблиц ПЛМ. При этом последовательно выписываются код исходного состояния, код следующего состояния, условия перехода между этими состояниями, а также управляющие сигналы, которые должны вырабатываться в каждом из исходных состояний. Список переходов приведен в таблице 2 на стр. .

9. Разработка матриц соединений для микросхем ПЛМ.

На основании списка переходов и данных из литературы о микросхемах ПЛМ составляем матрицы соединений для них. Т.к. число входов у этих

микросхем ограничено (16), то для учета всех необходимых условий перехода для автомата Мура используем две таких микросхемы, выходы которых объединим далее по схеме «или». Остальные микросхемы программируем в соответствии с необходимыми значениями управляющих сигналов (У), перебирая весь список переходов последовательно по строкам. Матрицы соединения ПЛМ приведены на стр. .

10. Функциональная схема устройства управления.

Устройство управления представляет собой автомат, следующее состояние которого однозначно определяется предыдущим состоянием и условиями перехода (Х). Он разрабатывается на основании матриц соединения ПЛМ.

Функциональную схему управляющего устройства см. в приложении 2.

Устройство управления состоит из матриц ПЛМ (D1 - 8), регистра состояний (D9), элементов “или” (D10,11) , которые служат для объединения выходов ПЛМ 1 и выходов ПЛМ 2 по функции “ИЛИ”( т.к. число входов одной микросхемы ПЛМ не позволяет учитывать все логические условия).

11. Спецификации.

Функциональную схему операционной части и функциональную схему устройства управления см. в приложении 1 и 2 соответственно. К этим приложениям дается спецификация (перечень используемых элементов) на стр. . и соответственно для операционной части и устройства управления. В целом операционная часть разрабатывалась для обработки слов длины 16 . На входы операционной части поступают сигналы управления, а с выходов устройство управления снимает осведомительные сигналы (логические условия). Оба устройства разработаны с учетом того, что будут исполь зованы только ТТЛ - совместимые серии микросхем, тем самым отпадает необходимость в различных преобразователях уровней.

12. Расчет максимальной частоты работы ВУ и числа тактов, необходимого для выполнения каждой операции.

Определим количество машинных тактов необходимых для выполнения каждой операции (см обобщенную микропрограмму ) путем подсчета минимального и максимального числа микроопераций , необходимого ВУ для выполнения каждой из операций . Минимальное число тактов подсчитывается без учета циклов и по наиболее короткому пути в графе , при этом «начало» и «конец» считаются как один такт, а логические условия не учитываются. Максимальное число тактов подсчитывается с учетом циклов и по наиболее длинному пути в графеиз всех возможных, логические условия при этом также не учитываются. Определим максимальную частоту работы ВУ путем подсчета максимальных задержек сигнала в каждом из узлов ВУ. (стр. ). Время машинного такта : Tмт=Tлу+Tуу+Tоа , где Tлу - максимальное время формирования логического условия, Tуу- максимальное время задержек сигнала в устройстве управления , Tоа- максимальное время задержек сигнала в операционной части. Максимальная частота работы ВУ определяется по формуле: Fmax =1/( Tмт)

Данные о задержках распространения сигнала для каждого типа микросхем берем из соответствующих справочников [3],[5].

Определение числа машинных тактов, необходимого

для выполнения операций :

При расчетах время на ожидание сигналов X при-

нимается равным 0 тактов

1) Деление

Tmin=15 Tmax=52

2)Cвиг арифметический

Тmin=13 Tmax=34

3) Вычитание ,вычитание обратное

Tmin=7 Tmax=13

4)Логические операции

Tmin=10 Tmax=10

Расчет максимально возможной частоты работы ВУ:

Tмт=Tлу+Tуу+Tоа

Tлу.max=tздр.(mod2+НЕ+8-И-НЕ+НЕ)=23+22+22+22=89 нс.

Tуу.max=tздр.(PLM+RG+ИЛИ+ИЛИ)=80+26+22+22=159 нс.

Tоа.max=MAX(tздр.(4ALU+RG), tздр.(MS+RG))=

=MAX(100+100+26; 34+26)=226 нс.

Tмт.=89+137+226=433 нс.

F=1/(433 нс.)=2.21 мГц.

Fmax=2.21 мГц.

13. Генератор тактовых импульсов на базе мультивибратора.

Для работы вычислительного устройства необходим генератор тактовых импульсов . В соответствии с заданием разработаем его (см на стр. ).

Характеристики

Список файлов курсовой работы