вар_50 (1074750), страница 3
Текст из файла (страница 3)
7.4. Регистр А.
Разрядность этого регистра должна быть равна 16 битам. Он должен выполнять операции записи значения и обнуления. Для его реализации используем микросхему КР1533ИР13 (Восьмиразрядный реверсивный сдвиговый регистр).
| Упр. cигнал | Микрооперация | Сигналы на входах | |||
| S1 | S0 | C | ùR | ||
| Y1 | A:=^A+1 | 0 | 1 | СИ | * |
| Y2 | А=ШВх | 1 | 1 | СИ | 1 |
| Y3 | А(7:6)=0 | * | * | * | 0 |
| Y4 | A:=B | 1 | 1 | СИ | * |
| Y5 | А=R | 1 | 1 | СИ | 1 |
Получаем следующие функции для входов устройства.
S1= Y2ÚY4ÚY5
S0= Y1ÚY2ÚY4ÚY5
C= Y1ÚY2ÚY4ÚY5
R=^Y3.
7.5. Регистр В и схема его загрузки.
Разрядность этого регистра равна 16 битам. Он должен выполнять операции записи значения, обнуления и сдвига, поэтому для него тоже используем микросхему КР1533ИР13.
| Упр. cигнал | Микрооперация | ||||||||||||
| S1 | S0 | C | ùR | EXT1 | EX2 | ||||||||
| Y6 | В=ШВх | 1 | 1 | СИ | 1 | * | * | ||||||
| Y7 | B:=^B+1 | 0 | 1 | СИ | * | * | * | ||||||
| Y8 | В=R | 1 | 1 | СИ | 1 | * | * | ||||||
| Y9 | B=B-1 | 1 | 0 | СИ | * | * | * | ||||||
| Y10 | B:=^B | 0 | 0 | СИ | * | * | * | ||||||
| Y11 | B:=R1(ЗнA:A) | 0 | 1 | СИ | 1 | 0 | * | ||||||
| Y12 | B:=L1(0:A) | 1 | 0 | СИ | 1 | * | 0 | ||||||
управление регистром В можно представить следующим образом:
| S1= | Y6 Ú Y8 Ú Y9Ú Y12 |
| S0= | Y6 Ú Y7 Ú Y8Ú Y11 |
| ùR= | Y6 Ú Y8 Ú Y11Ú Y12 |
7.6. Арифметико-логическое устройство.
Разрядность АЛУ должна быть равна 16 бит. Будем использовать 4 микросхемы КР1533ИП3. На вход X АЛУ подаем информацию из В, а на вход Y – из А. Опишем сигналы на входах АЛУ (с учетом того, что Y=A, X=B):
| Упр. cигнал | Микрооперация | Сигналы на входах | |||
| SE3 | SE2 | SE1 | SE0 | ||
| Y15 | R:=A-B | 0 | 1 | 0 | 1 |
| Y16 | R=A+B | 0 | 1 | 0 | 0 |
| Y17 | R:=A*B | 0 | 0 | 1 | 1 |
| Y18 | R=^B | 1 | 0 | 1 | 0 |
| Y19 | R=^A | 1 | 0 | 0 | 1 |
Запишем выражения для вычисления сигналов на входах АЛУ:
| SE0= | Y15 Ú Y17 Ú Y19 |
| SE1= | Y17 Ú Y18 |
| SE2= | Y15 Ú Y16 |
| SE3= | Y18 Ú Y19 |
7.7. Регистр R.
Разрядность этого регистра должна быть 16 бит, он должен поддерживать операции записи и обнуления. Приведем таблицу его входных сигналов.
| Упр. cигнал | Микрооперация | Сигналы на входах | |||
| S1 | S0 | C | ùR | ||
| Y13 | R:=A | 1 | 1 | СИ | 1 |
| Y14 | R:=B | 1 | 1 | СИ | 1 |
| Y15 | R:=A-B | 1 | 1 | СИ | 1 |
| Y16 | R=A+B | 1 | 1 | СИ | 1 |
| Y17 | R=A*B | 1 | 1 | СИ | 1 |
| Y18 | R=^B | 1 | 1 | СИ | 1 |
| Y19 | R=^A | 1 | 1 | СИ | 1 |
Тогда мы получаем, что:
S1=S0= R =Y13 Ú Y14 Ú Y15 Ú Y16 Ú Y17 Ú Y18 Ú Y19
Кроме того, на вход 14 и 15 разряда поступает знак операции умножения из регистра знака. 7 разряд участвует в формировании информационного сигнала x14, x13
7.8. Выходной мультиплексор.
Мультиплексор должен обеспечивать выдачу на выходную шину данных старшего и младшего слова результата. Разрядность слов 8 бит. Кроме того, остальное время выходы этого мультиплексора должны находиться в высокоимпедансном состоянии. Используем 2 микросхемы КР1533КП11А. К группе входов 0 подключим старшее слово регистра R, а к группе входов 1 – младшее.
| Упр. сигнал | Микрооперация | Сигналы на входах. | |
| ùEZ | SE | ||
| Y21 | ШВых=Hi(R) | 0 | 0 |
| Y35 | ШВых=Lo(R) | 0 | 1 |
Тогда получаем, что:
EZ=ù(Y21 Ú Y35)
SE= Y35
7.10. Прочие элементы.
Регистр занятости строится на основе микросхемы D-триггера со сбросом и установкой КР1533ТМ2. Сигнал Y25 устанавливает его в 1, сигнал Y24 сбрасывает в 0.
Схема формирования сигнала x1 состоит из триггерного регистра, схемы сравнения и логического элемента 3И.
Все выходные сигналы должны подключаться к шине через буферные регистры, имеющие выходы с тремя состояниями. Подключение их к шине производится по сигналу ЗАН.
8. Функциональная схема операционной части ВУ.
Функциональная схема операционной части проектируется на основе структурной схемы, отдельных операционных элементов, и справочной литературы.
Сначала разрабатываются на детальном уровне схемы управления отдельных операционных элементов, а также сами элементы. Затем операционные элементы сопрягаются друг с другом по схеме с общей шиной. Кроме того, необходимо спроектировать схемы, генерирующие осведомительные сигналы, которые поступают в управляющую часть.
Краткое описание реализации элементов структурной схемы в функциональной схеме операционной части:
-
DD5-DD6 –регистр А.
-
DD7-DD8 – регистр В. Для реализации сдвига сигнал со старшего разряда микросхемы DD7 поступает на последовательный вход микросхемы DD8, и наоборот младший разряд DD8 поступает на последовательный вход DD7.
-
DD9-DD12 – Арифметико-логическое устройство. Для работы трех микросхем как единого АЛУ, сигнал переноса с выхода микросхемы, обрабатывающей младшие разряды, поступает на вход микросхемы, обрабатывающей старшие разряды.
-
DD13-DD14 – регистр R.
-
DD15-DD16 – Мультиплексор выхода. Имеет выходы с тремя состояниями. Когда на выходную шину не выдается результат, выходы переводятся в высокоимпедансное состояние.
-
DD18 - регистр команд. К выходам регистра подключен дешифратор DD17, который выдает информационные сигналы B1-B7. Кроме того с выхода сигналы поступают на мультиплексор счетчика DD20 и формируют сигнал x11.
-
DD18 – счетчик. Счетчик может загружаться значением 7 или из поля R(4:7), и декрементировать хранимое значение. К выходам счетчика подключен элемент DD35.2, который формирует информационный сигнал X12.
-
DD22 – буферный выходной элемент, выходы которого могут находиться в трех состояниях. Необходим для того, чтобы разрывать связь с шиной, когда устройство не работает. Через первый элемент DD22.1 на выходную шину поступает сигнал ГОТ. Открытие выходов осуществляется также по этому сигналу. Через второй элемент выдаются сигналы ЗАН, ЗАПР, РЕЗ. Он управляется сигналом ЗАН. Такое разделение необходимо потому, что когда, по протоколу, выдается сигнал ГОТ, сигнал ЗАН еще не сформирован.
9. Список переходов.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
