kurs (1074478), страница 2
Текст из файла (страница 2)
После того, как операнды приведены к своим модуля, из уменьшаемого (А) с помощью микросхемы АЛУ вычитается вычитаемое (В) и результат помещается в С.
Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.
Разрядность выходного слова равна 8 бит.
Алгоритм микропрограммы операции "вычитание модулей" представлен на рисунке:
Рис4. Алгоритм операции «Вычитание модулей»
"
"
Операция "
" выполняется над логическими данными.
По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.
Оба операнда (А и В) имеют длину по одному слову.
По первой паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается первое логическое слово (А), а по второй паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается второе логическое слово (В).
После того, как операнды были приняты с входной шины, над ними в АЛУ производится машинная операция и результат присваивается С.
Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.
Разрядность выходного слова равна 8 бит.
Алгоритм микропрограммы операции " " представлен на рисунке:
Рис5. Алгоритм операции «A /\ B»
"
"
Операция " " выполняется над логическими данными.
По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.
Оба операнда (А и В) имеют длину по одному слову.
По первой паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается первое логическое слово (А), а по второй паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается второе логическое слово (В).
После того, как операнды были приняты с входной шины, над ними в АЛУ производится машинная операция и результат присваивается С.
Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.
Разрядность выходного слова равна 8 бит.
Алгоритм микропрограммы операции " " представлен на рисунке:
Рис6. Алгоритм операции «A \/ B»
"
А \/ В"
О перация "А \/ В" выполняется над логическими данными.
По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.
Оба операнда (А и В) имеют длину по одному слову.
По первой паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается первое логическое слово (А), а по второй паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается второе логическое слово (В).
После того, как операнды были приняты с входной шины, над ними в АЛУ производится
м
ашинная операция А \/ В и результат присваивается С.
Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.
Разрядность выходного слова равна 8 бит.
Алгоритм микропрограммы операции представлен на рисунке:
Рис7. Алгоритм операции «A \/ B»
"
"
Операция " " выполняется над логическими данными.
По каждой паре сигналов ЗАПР-ДАННЫЕ передается слово разрядностью 8 бит. ВУ выставляет на шину управления сигнал запроса данных ЗАПР и ждет от устройтсва А сигнала ДАННЫЕ. По этому сигналу ВУ принимает с входной шины переданные данные и снимает с шины управления сигнал ЗАПР.
Оба операнда (А и В) имеют длину по одному слову.
По первой паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается первое логическое слово (А), а по второй паре сигналов ЗАПР-ДАННЫЕ с входной шины принимается второе логическое слово (В).
После того, как операнды были приняты с входной шины, над ними в АЛУ производится машинная операция и результат присваивается С.
Вывод данных из ВУ в устройство А производится по сигналу РЕЗ /результат/. ВУ выдает на шины управления ШУ сигнал РЕЗ и одновременно выставляет данные /результат/ на выходную шину ШВЫХ. Устройство А принимает данные и подтверждает прием результата сигналом ПРРЕЗ, после чего ВУ снимает с шины управления сигнал РЕЗ.
Разрядность выходного слова равна 8 бит.
Алгоритм микропрограммы операции " " представлен на рисунке:
Рис8. Алгоритм операции « »
3. Обобщенная микропрограмма.
Обобщенная микропрограмма строится на основе микропрограмм отдельных операций. Она должна организовывать отдельные микропрограммы в единое целое, обеспечивать подключение к шине, запрос кода операции и исходных данных, выполнение микропрограммы, выдачу результатов и отключение от шины.
Вначале осуществляется подключение устройства к шине. Затем считывается код микрооперации и на основании логических условий Х5, Х6, Х7 принимается решение о том, какая микрооперация должна быть выполнена. Если выбрана логическая операция, то вначале выполняются общие шаги, а затем собственно сама микрооперация на АЛУ. Условия формируются следующим образом:
|
| - Деление |
|
| - Вычитание обратное |
|
| - Вычитание модулей |
|
| - A B |
|
| - A B |
|
| _____ - A B |
|
| _ - A B |
Разработанная обобщенная микропрограмма представлена в Приложении на листе 1.
4. Списки слов, микроопераций и логических условий.
Список слов
| Имя | Тип | Формат | Примечание |
| A | IL | A(0:15) ЗнА=А(15) Модуль А=А(0:14) | Первый или единственный операнд |
| B | IL | В(0:8) ЗнВ=В(8) Модуль В=В(0:7) | Второй операнд |
| C | LO | С(0:8) Знак С=С(8) Модуль С=С(0:7) | Результат |
| D | L | D(0:8) Знак D=D(8) Модуль D=D(0:7) | Вспомогательная переменная |
| E | L | E(0:8) Знак E=E(8) Модуль E=E(0:7) | Вспомогательная переменная |
| ТзнА | L | ТзнА(0:8) | Переменная для хранения знака А |
| ТзнВ | L | ТзнВ(0:8) | Переменная для хранения знака В |
| Сч | L | Сч(0:3) | Счётчик циклов |
| ЗАН | О | ЗАН(0) | Бит, хранящий значение шины занятости устройства |
| ЗАПР | О | ЗАПР(0) | Бит, хранящий значение шины запроса на передачу данных |
| ГОТ | О | ГОТ(0) | Бит, хранящий значение шины готовности устройства |
| РЕЗ | О | РЕЗ(0) | Бит. хранящий значение шины готовности передачи данных |
Список микроопераций.
| Микрооперация | Управляющий сигнал |
| ГОТ:=1 | У1 |
| Е:=Швх | У2 |
| ГОТ:=0 | У3 |
| ЗАН:=1 | У4 |
| РЕЗ:=1 | У5 |
| Швых:=С | У6 |
| Рез:=0 | У7 |
| ЗАН:=0 | У8 |
| А(15:8):=Швх | У9 |
| ТзнА:=Швх(7) | У10 |
| ЗАПР:=0 | У11 |
| ЗАПР:=1 | У12 |
| А(7:0):=Швх | У13 |
| В:=Швх | У14 |
| ТзнВ:=Швх(7) | У15 |
| Сч:=0 | У16 |
| С:=А-1 | У17 |
| А:=С | У18 |
| С:=!А | У19 |
| D:=А(15:8) | У20 |
| С:=А(15:8)-1 | У21 |
| С:=В | У22 |
| А(15:8):=С | У23 |
| С:=!А(15:8) | У24 |
| В:=С | У25 |
| А(15:8):=D | У26 |
| Сч:=Сч+1 | У27 |
| А:=L1(A.0) | У28 |
| C:=А(15:8)-В-1 | У29 |
| С:=А(15:8)+В | У30 |
| D:=В | У31 |
| С:=1 | У32 |
| В:=D | У33 |
| C:=А(7:0)+1 | У34 |
| А(7:0):=С | У35 |
| С:= А(7:0) | У36 |
| С(7):=ТзнА mod2 ТзнВ | У37 |
| С(7):=ТзнА | У38 |
| С:=-А \/ B | У39 |
| C:=-C | У40 |
| C:=A \/ B | У41 |
| C:=A /\ B | У42 |
| C:=A(15:8) | Y43 |
Список логических условий.
| Логическое условие | Условное обозначение условия | Примечание |
| ПРГОТ | Х1 | Проверка готовности устройства |
| ЗАН | Х2 | Сигнал занятости вычислительного устройства |
| ША = N | Х3 | Проверка правильности адреса |
| КОП | Х4 | Сигнал по которому по шине данных передаётся команда |
| E[0] | Х5 | Условия определяющие микропрограмму операции |
| E[1] | Х6 | |
| E[2] | Х7 | |
| ДАННЫЕ | Х8 | Сигнал по которому по шине данных передаются операнды |
| A=0 | Х9 | Равенство операндов 0 (используется при умножении) |
| B=0 | Х10 | |
| A[7] | Х11 | Проверка знаков операндов при умножении |
| B[7] | Х12 | |
| Сч=8 | Х13 | Равенство счетчика 0 (для умножения) |
| ПРРЕЗ | X14 | Проверка приема результата |
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
