F40-43a (1041604), страница 19
Текст из файла (страница 19)
ADC2GT: Регистр нижней границы диапазона АЦП2R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xC4SFR страница: 211111111Бит 7Биты 7-0: Байт нижней границы диапазона АЦП2.Рисунок 7.11. ADC2LT: Регистр верхней границы диапазона АЦП2R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xC6SFR страница: 000000000Бит 7Биты 7-0: Байт верхней границы диапазона АЦП2.7.3.1. Детектор диапазона в однофазном режимеНа рис.7.12 показаны два примера работы детектора диапазона АЦП2 в однофазном режиме, приADC2LT = 0x20 и ADC2GT = 0x10.
Следует иметь ввиду, что в однофазном режиме коды изменяются от 0 доVREF*(255/256) и представляют собой 8-разрядные беззнаковые целые числа. В левом примере прерывание отфлага AD2WINT будет генерироваться в том случае, если результат преобразования АЦП2 (ADC2) находитсявнутри диапазона, определяемого регистрами ADC2GT и ADC2LT (если 0х10 < ADC2 < 0х20). В правомпримере прерывание от флага AD2WINT будет генерироваться в том случае, если результат преобразованияАЦП2 (ADC2) находится за пределами диапазона, определяемого регистрами ADC2GT и ADC2LT (еслиADC2 < 0х10 или ADC2 > 0х20).Ред. 1.396C8051F040/1/2/3Рисунок 7.12. Пример использования детектора диапазона 8-разрядного АЦП2 (входодиночный)ADC2ADC2Входное напряжениеВходное напряжение(P1.x - GND)REF x (255/256)(P1.x - GND)0xFFREF x (255/256)0xFFAD2WINTне изменяетсяAD2WINT=10x21REF x (32/256)0x200x21ADC2LTREF x (32/256)0x1F0x200x1FAD2WINT=10x11REF x (16/256)0x100x11ADC2GTREF x (16/256)0x0F0x1097AD2WINTне изменяетсяADC2LT0x0FAD2WINTне изменяется0ADC2GTAD2WINT=10x000Ред.
1.30x00C8051F040/1/2/37.3.2. Детектор диапазона в дифференциальном режимеНа рис.7.13 показаны два примера работы детектора диапазона АЦП2 в дифференциальном режиме,при ADC2LT = 0x10 (+16d) и ADC2GT = 0xFF (-1d). Следует иметь ввиду, что в дифференциальном режимекоды изменяются от -VREF до VREF*(127/128) и представляют собой 8-разрядные целые числа со знаком вдополнительном коде. В левом примере прерывание от флага AD2WINT будет генерироваться в том случае,если результат преобразования АЦП2 (ADC2) находится внутри диапазона, определяемого регистрамиADC2GT и ADC2LT (если 0хFF (-1d) < ADC2 < 0х0F (16d)). В правом примере прерывание от флага AD2WINTбудет генерироваться в том случае, если результат преобразования АЦП2 (ADC2) находится за пределамидиапазона, определяемого регистрами ADC2GT и ADC2LT (если ADC2 < 0хFF (-1d) или ADC2 > 0х10 (+16d)).Рисунок 7.13.
Пример использования детектора диапазона 8-разрядного АЦП2 (входдифференциальный)ADC2ADC2Входное напряжениеВходное напряжение(P1.x - P1.y)REF x (127/128)(P1.x - P1.y)REF x (127/128)0x7F (127d)0x7F (127d)AD2WINTне изменяетсяAD2WINT=10x11 (17d)REF x (16/128)0x10 (16d)0x11 (17d)ADC2LTREF x (16/128)0x0F (15d)0x10 (16d)0x0F (15d)AD2WINT=1REF x (-1/256)0x00 (0d)0xFF (-1d)ADC2GTREF x (-1/256)0xFE (-2d)0x00 (0d)0xFF (-1d)AD2WINTне изменяетсяADC2LT0xFE (-2d)AD2WINTне изменяется-REFADC2GTAD2WINT=10x80 (-128d)-REFРед. 1.30x80 (-128d)98C8051F040/1/2/3Таблица 7.1. Электрические характеристики АЦП2VDD = 3.0В, AV+ = 3.0В, VREF2 = 2.4В (REFBE=0), PGA2 = 1, Т = -40ºС … +85ºС, если не указано иное.ПАРАМЕТРУСЛОВИЯМин.Тип.Макс.
Ед. изм.Точность преобразованияРазрядность8битИнтегральная нелинейностьМЗР±1Дифференциальная нелинейность Монотонность преобразованияМЗР±1Погрешность смещения нуляМЗР0,5±0,3Погрешность полной шкалыДифференциальный режимМЗР-1 ±0,2подлежитТемпературный коэффициент%/°Cопределесмещения нуляниюДинамические характеристики (10кГц синусоидальный входной сигнал, от 0 до 1dB полной шкалы,500 тыс. преобразований/сек.)Отношение сигнал/шум плюс4547dBискажениеДо 5-й гармоникиОбщее нелинейное искажение-51dBДинамический диапазон52dBСкорость преобразованияВремя преобразования в8тактыпериодах сигнала дискретизацииЧастота дискретизации6МГцВремя заряда УВХПроизводительностьАналоговые входыДиапазон входных напряженийДиапазон синфазного сигналаВходная емкостьПараметры питанияТок потребления по выв.
AV+Однофазный режим00500000преобр./сVREFAV+ВВпФ900мкА10Активный режим,500 тыс. преобразований/секНестабильность напряженияпитания99нс300420±0.3Ред. 1.3мВ/ВC8051F040/1/2/3ПРИМЕЧАНИЯРед. 1.3100C8051F040/1/2/38. 12-разрядный ЦАПМК семейства C8051F04х имеют два встроенных 12-разрядных ЦАП, выходным сигналом которыхявляется напряжение. Диапазон выходных напряжений каждого ЦАП от 0В до (Vоп-1МЗР)В для диапазонавходных кодов соответственно от 0x000 до 0xFFF. Регистры управления DAC0CN и DAC1CN обеспечиваютвозможность включения/отключения каждого ЦАП. Когда ЦАП отключен, его выход переводится ввысокоимпедансное состояние и ток потребления падает до 1 мкА или менее. Опорное напряжение для каждогоЦАП подается через вывод VREFD (C8051F040/2) или вывод VREF (C8051F041/3).
Следует отметить, чтовывод VREF в МК C8051F041/3 может быть подключен к внутреннему или внешнему источнику опорногонапряжение. Если используется внутренний источник опорного напряжения, то его необходимо включить.Подробная информация о настройке источника опорного напряжения для ЦАП приведена в разделах 9(C8051F040/2) или 10 (C8051F041/3).8.1. Формирование выходного сигнала ЦАП.Каждый ЦАП отличает гибкий механизм обновления выходного сигнала, который позволяет плавно(«бесшовно») изменять выходной сигнал во всем диапазоне выходных напряжений и поддерживает обновлениевыходного сигнала без накопления фазовых искажений.
Ниже приведенные примеры касаются ЦАП0, однакоЦАП1 функционирует точно также.Цифровоймультиплексор812ЦАП0DAC08AGNDТаймер 2ЗащелкаТаймер 4Таймер 38DAC1HDAC0L8ЗащелкаAV+DAC1MD1DAC1MD0DAC1DF2DAC1DF1DAC1DF0Uоп88ЦифровоймультиплексорЗащелкаDAC1L8ЗащелкаAV+DAC1HDAC1CNТаймер 2UопDAC1EN101Таймер 4DAC0HDAC0MD1DAC0MD0DAC0DF2DAC0DF1DAC0DF0DAC0HDAC0CNDAC0ENТаймер 3Рисунок 8.1. Функциональная схема ЦАП.12ЦАП1DAC18AGNDРед. 1.3C8051F040/1/2/38.1.1. Обновление выходного сигнала “по требованию”.В режиме по умолчанию (DAC0CN.[4:3] = ‘00’) выходной сигнал ЦАП0 обновляется “по требованию”при записи старшего байта регистра данных ЦАП0 (DAC0H).
Необходимо иметь ввиду, что при записирегистра DAC0L записываемое значение удерживается, но не влияет на выход ЦАП0 до тех пор, пока непроизойдет запись в регистр DAC0H. Для ЦАП0 12-разрядное слово данных записывается в регистры младшего(DAC0L) и старшего (DAC0H) байтов данных.
Данные фиксируются в ЦАП0 после записи регистра DAC0H,поэтому, если требуется получить полную 12-разрядную точность, последовательность записи должна бытьследующей: сначала DAC0L, затем DAC0H. ЦАП может использоваться в 8-разрядном режиме. Для этогонеобходимо инициализировать регистр DAC0L требуемым значением (обычно 0х00) и записывать данныетолько в регистр DAC0H (в разделе 8.2 приведена информация о форматировании 12-разрядного слова данныхЦАП в пределах 16 бит регистровой пары DAC0H:DAC0L).8.1.2. Обновление выходного сигнала при переполнении таймера.При работе АЦП преобразование может быть инициировано переполнением таймера независимо отпроцессора. Аналогичным образом переполнение таймера может использоваться для обновления выходногосигнала ЦАП.
Эту возможность выгодно использовать в системах, в которых ЦАП используется для генерациисигнала с определенной частотой выборки, т.к. задержка реакции на прерывание и время выполнения команд небудут влиять на временные параметры выходного сигнала ЦАП. Если состояние битов DAC0MD(DAC0CN.[4:3]) равно ‘01’, ‘10’ или ‘11’, то при записи обоих регистров данных ЦАП (DAC0H и DAC0L)записываемые значения удерживаются до момента переполнения соответствующего таймера (Таймер 3,Таймер 4 или Таймер 2 соответственно). В момент переполнения содержимое регистровой парыDAC0H:DAC0L копируется во входные защелки ЦАП, вызывая тем самым обновление выходного сигналаЦАП.8.2.
Форматирование входных данных ЦАП.В некоторых случаях перед записью данных в ЦАП0 требуется сдвинуть их, чтобы обеспечитьправильное выравнивание данных во входных регистрах ЦАП. Обычно для этого требуется одна или болееопераций загрузки и сдвига, что увеличивает объем программного кода и ухудшает производительность ЦАП.Чтобы решить эту проблему, предусмотрена возможность форматирования данных, которая позволяетпользователю выбрать режим форматирования слова данных ЦАП0 в регистрах данных DAC0H и DAC0L. Трибита DAC0DF2-0 (DAC0CN.[2:0]) позволяют пользователю задать один из пяти режимов форматированияданных (см.
описание регистра DAC0CN).ЦАП1 и описанный выше ЦАП0 функционально идентичны. Электрические характеристики ЦАП0 иЦАП1 приведены в таблице 8.1.Ред. 1.3102C8051F040/1/2/3Рисунок 8.2. DAC0H: Регистр старшего байта ЦАП0R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xD3SFR страница: 000000000Бит 7Биты 7-0: Старший значащий байт слова данных ЦАП0.Рисунок 8.3. DAC0L: Регистр младшего байта ЦАП0R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xD2SFR страница: 000000000Бит 7Биты 7-0: Младший значащий байт слова данных ЦАП0.103Ред.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
