rpd000011202 (1012483), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

4.5 Перевод дробных чисел из одной системы счисления в другую

V. Представления чисел со знаком в различных системах счисления

5.1 Способы представления отрицательных чисел. Дополнительный код

5.2 Арифметика в дополнительном коде

VI. Арифметические действия в разных системах счисления

6.1 Арифметика в двоичной системе счисления

6.2 Арифметика в восьмеричной системе счисления

6.3 Арифметика в десятичной системе счисления

6.4 Арифметика в шестнадцатеричной системе счисления

VII. Буквенно-цифровой код

7.1 Кодирование символов. Виды кодировок. Таблицы ASCII. UNICODE

7.2 Кодировки в DOS и Windows

7.3 Кодировки WIN1251, KOI7, KOI8R и другие

Вопросы к экзамену ВТ и КГ.doc

1. Представление чисел в различных системах счисления и перевод чисел из одной системы счисления в другую.

2. Выполнение арифметических операций над двоичными числами (сложение, вычитание и умножение двоичных чисел).

3. Формы представления чисел в цифровых устройствах. Использование обратного и дополнительного кодов при выполнении операций алгебраического сложения и вычитания.

4. Логические функции: дизъюнкция, конъюнкция, инверсия.

5. Основные тождества алгебры логики.

6. Основные законы алгебры логики.

7. Канонические формы представления логических функций. СДНФ.

8. Канонические формы представления логических функций. СКНФ.

9. Построение таблицы истинности комбинационного устройства для заданной функции.

10. Синтез комбинационных схем по таблице истинности.

11. Минимизация логических функций. Метод Карно.

12. Активный и пассивный уровни элементов И-НЕ, ИЛИ-НЕ.

13. Триггеры на логических элементах. Обозначение, типы.

14. Построение RS-триггеров на основе логических элементов. Таблица состояния RS-триггера.

15. Синхронный RS-триггер. Построение, обозначение, временная диаграмма работы.

16. RS-триггер с динамическим входом. Обозначение, временная диаграмма работы.

17. JK-триггер. Таблица состояния. Временная диаграмма работы.

18. Т-триггер. Временная диаграмма работы.

19. D-триггер. Временная диаграмма работы.

20. Счетчики. Назначение, параметры, классификация.

21. Суммирующий счетчик. Схема. Временная диаграмма работы.

22. Вычитающий счетчик. Схема. Временная диаграмма работы.

23. Реверсивный счетчик. Построение, принцип работы.

24. Десятичный счетчик. Схема, закон функционирования, принцип работы.

25. Регистры. Назначение, типы.

26. Последовательный регистр. Принцип построения, временная диаграмма работы.

27. Сумматоры. Назначение, классификация, характеристики.

28. Одноразрядный сумматор с переносом. Закон функционирования. Принцип построения.

29. Параллельный n-разрядный сумматор.

30. Последовательный n-разрядный сумматор.

31. Шифратор. Назначение, принцип построения.

32. Дешифратор. Назначение, принцип построения.

33. Мультиплексор. Назначение, построение, закон функционирования.

34. Демультиплексор. Назначение, построение, закон функционирования.

35. Распределитель на основе счетчика и дешифратора. Схема, временная диаграмма.

36. Распределитель на основе регистра с обратной связью. Схема, временная диаграмма.

37. Метод квантования аналоговой функции.

38. АЦП. Преобразователь напряжения в код.

39. ЦАП. Преобразователь кода в напряжение.

40. ЦАП. Преобразователь кода в угол поворота.

41. Классификация запоминающих устройств: виды, режимы работы, назначение.

42. Основные параметры запоминающих устройств.

43. Запоминающий элемент ОЗУ. Запись, чтение, хранение информации.

44. Субсистема ОЗУ на биполярных транзисторах. Чтение, запись.

45. Построение ОЗУ заданной емкости и разрядности.

46. Классификация ПЗУ. ПЗУ, программируемые пользователем.

47. ПЗУ, программируемые маской.

48. Средства и методы перепрограммирования РПЗУ.

49. Структура процессорного устройства.

50. Структурная схема процессора с устройством управления на основе программируемой логики.

51. Формат микрокоманд.

52. Структура микропроцессорного устройства, функционирование МПУ.

53. Структурная схема МПУ. Выполнение одно- и двухбайтовой команды.

54. Структурная схема МПУ. Обмен данными между ПФУ и ОП по инициативе МП.

55. Структурная схема МПУ. Обмен данными между ПФУ и ОП по инициативе ПФУ.

56. Режим прямого доступа к памяти.

57. Структура МП КР580ВМ80А. Регистры общего назначения. Аккумулятор. Буферные регистры. Счетчик команд. Указатель стека. Регистр адреса.

58. Арифметико-логическое устройство МП КР580ВМ80А.

59. Регистр признаков МП КР580ВМ80А.

60. Буфер адреса и буфер данных МП КР580ВМ80А. Принцип двунаправленного обмена.

Версия: AAAAAATFjNs Код: 000011202

Характеристики

Список файлов учебной работы