Для приведенного текстового описания на языке Verilog - Ответ на вопрос по ТДУ №33239

Вопрос

Для приведенного текстового описания на языке Verilog приведите синтезированную структуру
module rg_ex9 (d, clk, q) ;
input d;
input clk;
output q
reg [3:0) tmp;
always @ ( posedge clk ) tmp <= (tmp[2:0], d) :
assign q = tmp [3] ;
endmodule

Ответ