Для приведенного текстового описания на языке Verilog - Ответ на вопрос по ТДУ №33237

Вопрос

Для приведенного текстового описания на языке Verilog приведите синтезируемую структуру (включая входы управления регистра)
module labT (clk, ena, aclr, d, q);
input clk, ena, aclr;
input [7:0] d;
output reg [7:0] q;
always @(posedge clk or negedge aclr)
if(aclr == 0) q<=0;
else if(ena)
q <= d;
endmodule

Ответ