СИСТЕМЫ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ
Структура технологической машины
2. Микроконтроллер должен быть ориентирован на
квазипараллельную
обработку информации
3. МК должен быть оснащен простой и развитой
системой прерываний.
4. МК должен интегрировать на одном «чипе» вычислительное ядр
и элементы устройства связи с объектом (тактовый генератор,
память программ и данных, разбитую на ряд зон так, чтобы он
после перезапуска в кратчайшие сроки продолжил управление),
иметь простые средства расширения.
5. МК должен иметь удобные средства обработки отдельных битов
6. Простые средства подключения элементов объекта управления.
7. Повышенные требования к надежности работы микроконтроллер
средства защиты от программных и аппаратных сбоев.
8. Для микроконтроллеров удобнее Гарвардская архитектура с
разделенной памятью программ и данных.
Структура
информационноуправляющей сети
технологического
оборудования
Пример. Установка вакуумного
напыления УВН-1
Исполнительные механизмы
Пример. Установка вакуумного напыления УВН-1
Централизованная система энергопитания и управления
2.3. Технологии и типовые элементы для обработки
дискретной информации
А. Транзисторно-транзисторная логика ТТЛ и транзисторнотранзисторная
логика с диодами Шоттки.
+5V
R1
X1
X2
R2
VT1
Y
+
+
Iб2
а)
X2
Y
0
0
1
0
1
1
1
0
1
1
1
0
Iб2
б)
VT2
X1
в)
Рис. 2.27.
Свойства ТТЛ логики
- входы не потребляют, а отдают ток;
- выход в нуле потребляет ток, причем, нагрузочная способность может быть
достаточно высока;
- в единице выход выдает ток, причем, нагрузочная способность ниже, чем в нуле;
- в нуле выходной каскад находится в состоянии глубокого насыщения.
ТТЛШ логика - Устранение глубокого насыщения
Три семейства ТТЛШ вентилей:
- быстродействующая (531 серия - при том же потреблении, что и ТТЛ имеет примерно
втрое меньшие времена переключения),
- экономичная (555 серия - при том же быстродействии потребление вчетверо меньше)
-- улучшенная (серия 1533 - большее быстродействие и втрое - четверо меньшее
потребление). Типовое время переключения серии 1533 – наиболее распространенной
сейчас ТТЛШ серии – около 10 – 15 нс. Она является аналогом зарубежной серии ALS.
Б. МОП-логика
- р-МОП БИС, 70-е годы первые одноплатные ЭВМ С5-11
- n-МОП БИС, 70-е годы первые микропроцессоры и МП-комплекты
- k-МОП БИС, уникально малое энергопотребление, не критичность к питанию
T1
T2
X1
X2
Y
0
0
1
0
1
1
1
0
1
1
1
0
Y
T3
X2
X1
T4
Рис. 2.28.
K-МОП серия 1554 является технологическим аналогом зарубежной серии 74АС
Состояние
Вход ТТЛШ
Выход ТТЛШ
Вход k-МОП
Ноль
Выдает
около Принимает
200 мкА
20 мА
Единица
Принимает около Выдает около 1 мА
200 мкА
около Потребление мало
Потребление мало
Выход k-МОП
Принимает около 40
мА
Выдает около 40 мА
В. Типовые КЛС в САУ, оформление их выходов
&
Y=X
Y=X'
X Y
0 1
1 0
а)
Y=X1*X2
X1 X2 Y
0 0 1
0 1 1
1 0 1
1 1 0
б)
&
1
Y=X1*X2 Y=X1+X2
X1 X2 Y X1 X2 Y
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 0 1 1 0
в)
г)
Рис. 2.29.
+
Y=X1 + X2
X1 X2 Y
0 0 1
0 1 0
1 0 0
1 1 1
д)
4-2И-НЕ – это 14-и выводная ИС, содержащая 4 двух входовых
вентиля И-НЕ (4х3 плюс два вывода питания). Обозначается она
К1533ЛА3 или К1554ЛА3 – тип корпуса К, номер серии (ТТЛШ или kМОП), функциональное обозначение ЛА3.
Выход вентиля – «открытый коллектор»
Тристабильный выход
а)
б)
Рис. 2.31.
Однонаправленный
буфер АП5
выпускается в сериях 1533 и 1554
in
out
in BF out
1
1
1
1
2
2
3
3
2
2
4
4
OE
3
3
1
1
2
2
4
4
3
3
4
4
а) OE б)
OE
Рис. 2.32.
Двунаправленный
буфер АП6
A BF B
0
0
1
1
2
2
3
3
4
4
5
5
6
6
7
7
T
OE
Рис. 2.33.
Дешифратор
3х8 ИД7
A MS
0
0
1
1
2
2
3
V
4
5
6
7
Рис. 2.34.
2.4. Последовательностные схемы
А. Интегральные триггеры
R 1
S
1
Q
Q
R
0
0
1
1
S Q Q
0 Q i-1 Q i-1
1 1 0
0 0 1
1 Запрещено
Асинхронные и синхронные,
статические и динамические триггеры
DTQ
C
а)
Рис. 2.35.
1533ТР2 – четыре RS триггера
с инверсными входами
DTQ
DTQ
C
C
б)
в)
Рис. 2.36.
Б. Регистры
Регистр ИР28
Регистр ИР22
D RG Q
0
0
Di D T
1
1
2
2
C
3
3
4
4
C
5
5
OE
6
6
7
7
б)
C
a)
OE
Рис. 2.37.
Qi
D RG Q
0
0
1
1
2
2
3
3
4
4
5
5
6
6
7
7
C
OE
DTQ
C
г)
Б. Схемы памяти
плавающий затвор
затвор
изолятор
исток
p
n
сток
p
подложка
канал
Рис. 2.38.
3. Схемы оперативной памяти ОЗУ
(Random Memory Access RAM)
- статические
- динамические
k-МОП - энергонезависимое ОЗУ
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
UPR
OE
CS
D0
D1
D2
D3
D4
D5
D6
D7
5V
0V
Рис. 2.39.
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
W/R
OE
CS
RAM
2. Репрограммируемые постоянные
запоминающие устройства РПЗУ
EPROM
1. Постоянное или масочно программируемое ПЗУ
D0
D1
D2
D3
D4
D5
D6
D7
5V
0V
Рис. 2.40.
2.5. Средства цифроаналоговой обработки информации
А. Аналоговые коммутаторы.
Напряжение коммутируемого сигнала
Б. Цифроаналоговые преобразователи
Ud
U ref
2
n
;
Uref
Dn
Dn -1
Dn -2
U a U d N
Do
Ro/2
Ro/4
Ro
Ro/8
Ua
Ro/2 n
Рис. 2.43.
резистивная матрица R-2R.
Различаются ЦАП:
1. Разрядностью (8…24 разряда)
2. Наличием встроенного источника Uref
3. Параллельный – последовательный ввод информации
4. Быстродействие
Б. Аналого-цифровые преобразователи
АЦП
Свербыстрые t<1mks
(параллельные)
Быстрые t<100mks
(поразрядные)
Одноканальные Многоканальные Одноканальные Многоканальные
С опорным
источником
Без опорного
источника
С параллельным выводом
Типовая разрядность - 8 бит
С опорным
источником
Без опорного
источника
С паралл.
выводом
8-16 бит
С послед.
выводом
12-22 битa
Рис. 2.47. Классификация АЦП
Медленные t<10ms
(интегрирующие)
С ЖК-дисплеем
С СД-дисплеем
С последовательным
МП интерфейсом
1. АЦП параллельного преобразования
Uref
Сложность схемы растет быстрее, чем 2n
Ain
Обычно выполняют восьмиразрядными,
при этом типовое время
преобразования
составляет порядка 100 нс
Do
Uref
2
Рис. 2.44.
2. АЦП поразрядного взвешивания
Uref
Ain C
Start
Ready
Самый простой способ:
РПП:=0; {обнуляем регистр РПП}
Пока К=0
делай РПП:=РПП+1;
T/H
РПП
Di
ЦАП
WR
Dn
Рис. 2.45.
K
Алгоритм
последовательного приближения
или половинного деления:
- пока не конец преобразования;
- обнуляем разряд
и переходим к младшему,
- иначе – переходим к младшему.
Запишите этот алгоритм
как процедуру на Паскале.
- однократного интегрирования
3. Интегрирующие АЦП
- двойного интегрирования
U
Start
C
-Uref
D_Ain
R
K
Ain
>
R
ГИ
CT
C
&
Рис. 2.46.
- дельта-сигма преобразователи
ain2
ain1
No
D_Ain1
Число
D_Ain2 импульсов N
