SpW-part2 (Технология SpaceWire для параллельный систем и бортовых распределенных комплексов), страница 4

При этом допустимаядлина кабелей – 10 м (или более со специальными повторителями). Система обработки может строиться на основеDSP-контроллеров 1892ВМ4Я, также обеспечивающих интерфейс с шиной PCI. СБИС МСВ-01 служит для сопряженияSpaceWire-линков и DSP-контроллеров ряда “Мультикор” безSpaceWire-портов.Типовая двукратно резервированная бортоваясистема ввода и обработки (рис.11). Входные сигналыот N источников с различной скоростью (от 2 до 400 Мбит/c)поступают по каналам, построенным с помощью периферийного контроллера МСТ-01. В этих СБИС возможна первичнаяобработка информации под управлением программы, хранящейся в небольшом ПЗУ.

Данные могут буферизоваться либов ЗУ большой емкости, либо в локальной памяти бортовогокомпьютера (БЦВМ). Последний также может быть построенна базе СБИС МС-24P и RAM-R.Рис.11. Система ввода и обработки сигналов и изображений на борту Рис.13. Приемный тракт адаптивной ФАР на базе комплектаКА на базе комплекта “Мультиборт”“Мультиборт”После буферизации и/или обработки высокоскоростнойпоток информации направляется в линию радиопередатчикас основным и резервным каналом. Входящий в состав передатчика контроллер МС-24P реализует необходимые алгоритмы сжатия и криптозащиты данных.Приемный тракт адаптивной фазированной антенной решетки (ФАР) – типичный пример высокопроизводительной DSP-системы (рис.13). Радиоприемное устройствокаждого узла ФАР состоит из аналоговой части (радиочастотного модуля, РЧМ) и цифрового преобразователя частоты(ЦПЧ), необходимого для переноса сигналов из полосы рабочих частот в основную полосу обработки (Base Band).

ЦПЧстроится по принципу цифрового программируемого радио(Software Defined Radio, SDR), что позволяет работать в многостандартном режиме.ЦПЧ может быть выполнен на базе четырехканального SDRприемника 1288ХК1Т (МF01) серии “Мультифлекс” (“ЭЛВИС”)[10, 18], на входы которого поступает оцифрованный входнымАЦП аналоговый сигнал. СБИС МF01 инициализируется и настраивается с помощью периферийного контроллера МСТ‑01.Остальные элементы системы ФАР можно реализовать программно в БВК на основе DSP-контроллеров “Мультикор”и пакетов специального прикладного ПО НПЦ “ЭЛВИС” [19].Причем БВК можно располагать в десятках метров от ЦПЧпосредством линков SpaceWire и коммутаторов МСК-01.Высокопроизводительные системы параллельнойобработки сигналов могут строиться на основе DSP-контроллеров семейства «Мультикор» [9–17, 20] (производительностью до 1,5 GFlops).

Возможности этих контроллероврасширяют СБИС многоканального адаптера 1892ХД1Я. ПараРис.12. Бортовая распределенная система сбора и обработки информации от периферийных датчиков на базе комплекта “Мультиборт”Описанная система служит для решения широкого диапазона задач – от передачи разнородного потока короткихпакетов с использованием технологии виртуальных каналовдо трансляции непрерывного однородного потока данных.Бортовая распределенная система сбора и обработки информации от периферийных датчиков(рис.12).

Датчики могут быть удалены на десятки метров отосновной системы обработки. Они подключаются – через45ЭЛЕКТРОНИКА: Наука, Технология, Бизнес 1/2007ЭЛЕМЕНТНАЯ БАЗА ЭЛЕКТРОНИКИ• ввод сигналов и изображений с помощью ФАР или от датчиков, их обработку в БЦВМ (включая синтез и сжатие радиолокационного изображения и даже первичную обработкуизображения с целью ее распознавания на борту КА);• передача изображения в радиолинию;• объединение всех устройств, формирующих информационные потоки в системе.По предварительным оценкам, такая бортовая системана базе комплекта “Мультиборт” и четырех СБИС МС-24Pможет обеспечить режим непрерывной съемки (с однимугломестным лучом) с шириной полосы 100 километров,линейным разрешением 30 м, шагом координатной сеткирадиолокационного изображения 20 м и 5 некогерентныминакоплениями.1&1&Рис.14.

Четырехпроцессорный модуль обработки сигналов (МОС)на базе микросхем комплекта “Мультиборт” и DSP-контроллеров“Мультикор”1&МОС позволяет создавать масштабируемые параллельныесистемы обработки сигналов. Так, в одной корзине конструктива ATCA из плат МОС можно создать вычислительныйкластер первого уровня C561 (рис.15), содержащий 56 процессорных модулей [2–6]. Коммутационная фабрика в C561 включает 16 коммутаторов MCK-01. Два коммутатора в слотах 1и 2 связаны между собой дополнительным каналом, что даетповышенную отказоустойчивость, и сохраняет два альтернативных маршрута между любой парой МОС при однократномотказе линка.1&1&1& ÄÂÂÉȶÈÄÆ4QBDF8JSFРЕ41&1&1&1&1&1&1&1&1&1&1&1&1&1&1&1& ÄÂÂÉȶÈÄÆ4QBDF8JSFРЕ3 ÄÂÂÉȶÈÄÆ4QBDF8JSFРЕ2Выход 1к коммутаторуВыход 2к коммутаторуВнешниефакультативныеканалы ÄÂÂÉȶÈÄÆ4QBDF8JSFРЕ910111213141516 ÄÂÂÉȶÈÄÆ4QBDF8JSFМСВ�0112345678 ÄÂÂÉȶÈÄÆ4QBDF8JSFТерминальные(вычислительные) модулисети SpaseWireРЕ11.1таких микросхем (DSP-процессор и SpaceWire-адаптер) образуют вычислительный узел параллельной системы – процессорный элемент (PE) с четырьмя SpaceWire-линками.

Набазе четырех PE, объединенных через коммутатор 1892ХД2Я,можно сформировать модуль обработки сигналов (МОС) с пиковой производительностью около 6 GFlops (рис.14). Каждыйиз четырех МОС обеспечивает до четырех внешних линков.Через факультативные внешние каналы SpaceWire к МОСнапрямую подключаются источники/приемники высокоскоростных потоков цифровых сигналов.1&1&1&1&1&Рис.16. Параллельная система обработки сигналов с повышенной пропускной способностью обменов между любыми парами абонентовMOC1 MOC2MOC3 MOC4 MOC5 MOC6 MOC7Унифицированная коммуникационная система на SpaceWireв КБО спутника позволяет существенно сократить массогабаритные характеристики, заменив собой несколько различныхсетей (для передачи потоков данных, управления, системыvединого времени и т.п.).Коммутатор SpaceWire 1.2Коммутатор SpaceWire 1.1MOC8MOC9 MOC10 MOC11 MOC12 MOC13 MOC14Реализация технологии SpaceWire в ПЛИСДля реализации технологии SpaceWire кроме специальныхРис.15.

Структура кластера первого уровня C561 в конструктивномисполнении ATCA на базе СБИС “Мультикор” и коммутаторов SpaceWire СБИС используют и программируемые логические ИС (ПЛИС),как правило – типа FPGA. Такая практика экономическиВ другом примере параллельной системы коммуникаци- оправдана при ограниченных тиражах изделий. Поскольку всеонная инфраструктура строится как сеть из коммутаторов СБИС комплекта “Мультиборт” проектировались по технолоSpaceWire с многополосными связями между ними.

Такая гии “система на кристалле”, IP-блоки сопряжения с каналамисеть обеспечивает максимальную пропускную способность SpaceWire легко включать в состав многих узлов на FPGA.между любыми парами PE (рис.16) [7, 8].Этому способствует компактность и экономичность аппараУнифицированная бортовая система малого спут- туры SpaceWire.

Специалистами НПЦ МиТ и «ЭЛВИС» разника для дистанционного зондирования Земли (рис.17) работан ряд IP-блоков, оптимизированных для реализациитакже реализуема базе комплекта “Мультиборт” с помощью SpaceWire в FPGA фирмы Xilinx семейств Virtex2, Spartan 3,технологии SpaceWire. Система решает такие задачи, как:Virtex4. Рассмотрим два таких IP-блока.SLOT3ЭЛЕКТРОНИКА: Наука, Технология, Бизнес 1/2007SLOT1646*1ºÄÇà 4Q8$FMM%459@%BUB%4£Ç½¾Ã4QBDF8JSF%4ÃǽÁÉÇ»¹ÆÁ¾59@$PEF%IP-блок SWIC2 сетевого контроллера SpaceWire предназначен для передачи/приема данных с шины AMBA AHB в высокоскоростной последовательный канал по стандартуSpaceWire. Он включает IP-блок SpWCell2, дополненный буферами FIFO, интерфейсами Master/Slave шины AMBA AHB и четырьмя каналами DMA (рис.19). Размеры всех внутреннихFIFO для данных параметризированы для синтеза (8, 16, 32,64 и 128 слов).

Сетевой контроллер SWIC2 принимает и отсылает данные в виде пакетов, а также временно хранит их вовнутренних FIFO. Пакеты извлекаются/помещаются из буферов FIFO в память по шине AMBA AHB в режиме прямогодоступа, на основе дескрипторов пакетов. Автомат интеллек-%@*/39@%BUB439@$PEF¥¹ÑÁƹÊÇÊËÇØÆÁšÄÇü¾Æ¾É¹ÏÁÁÊÁÅ»ÇÄÇ»Ãɾ½ÁËÇ»¹ÆÁØ5$@*/5$@0655$@065Рис.18. IP-блок SpWCell2IP-блок SpWCell2 (рис.18) реализует полнофункциональIP�блок SWIC2ный контроллер канала SpaceWire, включая DS-кодирование,БлокIP�блок SpWCell2D_INуправле�кодирование символов, управление соединением, управлениенияпотоком, обработку ошибок, обработку тайм-кодов и кодовTX_Data МашинаAHB_MASTERсостоянийTC_INDFIFOраспределенных прерываний.

Он имеет простой интерфейсTX_CodeDS�КодекSприема/передачиSpaceWireдля приема и передачи байтовых потоков данных, сопро- D (DS�кодирование)БлокданныхRX_Data генерацииTC_OUTAHB_SLAVEсимволоввождающихся локальной синхронизацией, и управляющих Sкредито�RX_Codeваниясигналов (например, конец посылки). Такой интерфейс позвоDMATC_OUTляет легко подключать SpWCell2 к буферам FIFO или к потоковым источникам/приемникам данных, например к АЦП/ЦАП.SpWCell2 – полностью синхронный блок, все интерфейсные Рис.19. IP-блок сетевого контроллера SWIC2 с интерфейсом шинысигналы фиксируются по восходящему фронту. Для управ- AMBA AHBления потоком SpWCell2 оснащен программируемой схемой туального блока управления обрабатывает цепочки дескрипкредитования в зависимости от размеров приемного буфера торов в автоматическом режиме высокоскоростного дуплекс(внешнего для SpWCell2) в 16, 32, 64 и 128 слов.

Сложность ного обмена пакетами, без вмешательства ЦП и на максимальной скорости работы канала и шины. По событиямблока SpWCell2 при реализации в FPGA – 550 LUT.Рис.17. Пример структуры унифицированного борта КА на базе комплекта “Мультиборт”47ЭЛЕКТРОНИКА: Наука, Технология, Бизнес 1/2007ЭЛЕМЕНТНАЯ БАЗА ЭЛЕКТРОНИКИканала SpaceWire (установки связи, разрыв связи, приемметки времени, распределенного прерывания) вырабатываются сигналы прерываний. Для тестирования блока и каналовподключения реализован режим LoopBack (три уровня).Сложность блока SWIC2 при реализации в FPGA – 3000 LUT.Оба описанных IP-блока обеспечивают работу на скоростях до 400 Мбит/с по каналу SpaceWire. Частоты на шинеAMBA AHB (SWIC2) и со стороны параллельного интерфейса(SpWCell2) для всех указанных семейств FPGA – до 100 МГц.Virtex4 позволяет увеличить частоты на 20%.Таблица 3.