ГОСТ 26765.51-86. Магистральный параллельный интерфейс (Полезные стандарты для курса)

УДК 681.827.8г006.364 Группа П01 ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР ИНТЕРФЕЙС МАГИСТРАЛЬНЫЙ ПАРАЛЛЕЛЬНЫЙ МПИ СИСТЕМЫ ЭЛЕКТРОННЫХ МОДУЛЕЙ Общие требования к совокупности правил обмена информацией МР! Впв рата!1е! 1п1ег1асе 1ог вув1егп о1 е1ес1гошс гподп!ев. Оепега! гейшгегпеп!в 1ог рго1осо! о1 да1а ехс1гаппе гост 26765.

51 — 86 ОКОТУ 4ЮЖ7 Дата введения 01.01.87 Настоящий стандарт распространяется на магистральный па. раллельный интерфейс с мультиплексированными линиями адреса и данных МПИ !далее — интерфейс), применяемый в системе электронных модулей. Стандарт устанавливает общие требования к совокупности правил обмена информацией между устройствами. Термины, применяемые в стандарте, и их пояснения приведены в приложении 1. Обозначение линий интерфейса в соответствии с ГОСТ 2.743 — 91 приведено'в приложении 2.

1. ОБШИЕ ПОЛОЖЕНИЯ Издание официальное Перепечатка вос ещеиа © Издательство стандартов, 1986 © Издательство стандартов, 1994 Переиздание с изменениями 1.1. Интерфейс предназначен для обеспечения информационной и электрической совместимости устройств системы электронных модулей, а также для обеспечения совместимости элементов конструкции, необходимых для реализации информационной и электрической совместимости. 1.2. Интерфейс реализуется на основе магистрали и логических узлов, входящих в каждое подключаемое к ней устройство. 1.3. Каждое подключаемое к магистрали устройство имеет в своем составе один нли более адресуемых по магистрали регист- С.

Я ГОСТ Я676Б.В1 — 86 ров. Эти регистры и все ячейки внутренних запоминаюших устройств в совокупности составляют единое адресное пространство магистрали. В конкретной реализации интерфейса адресное пространство магистрали равно адресному пространству примененного центрального процессора (далее — процессора) и диспетчера памяти. 1.4. Все сигнальные линии магистрали по способу передачи сигналов разделены на два типа: 1 — однонаправленные и двунаправленные линии, на каждой из которых сигнал формируется способом проводного (монтажного) «ИЛИ» сигналов от всех подключенных к данной линии устройств (магистральные линии).

Этим линиям в физической реализации интерфейса соответствует один контакт на соединителе. В случае двунаправленных линий к этому контакту подключают входы и выходы соответствующих устройств, а в случае однонаправленных линий — входы или выходы; 2 — однонаправленные линии, по которым сигналы проходят последовательно через устройства, подключенные к магистрали (последовательная цепочка). Этим линиям в физической реализации интерфейса соответствуют два контакта на соединителе: один для принимаемого (входного) и другой для выдаваемого (выходного) сигналов. К обозначениям этих линий и передаваемых по ним сигналов добавляют буквы: П (прнемник) — для принимаемого сигнала, И (источник) — для выдаваемого сигнала.

К линиям второго типа относятся линии интерфейса РЗМ (РЗМП и РЗМИ) и ПРР (ПРРП и ПРРИ), указанные в таблице (см. п. 3,4). Для дальнейшего развития интерфейса в его конкретной реализации (за исключением однокристальных модулей) необходимо предусматривать на соединителе два резервных контакта (Г!РЕ31 и ПРЕ32). 1.5. В интерфейсе должна быть следуюшая взаимосвязь логического и электрического состояний сигналов: нижний электрический уровень сигнала соответствует логической «1» (далее — сигнал); верхний электрический уровень сигнала соответствует логическому «О» (далее — нулевой сигнал). 1.6.

Значения временных интервалов на временных диаграммах должны определяться иа входе магистрального уснлителя-передатчика и на выходе магистрального усилителя-приемника. Для однокристальных устройств со встроенным интерфейсом учитывается паспортное время задержки входных и выходных усилителей. ГОСТ 26766.61 — 66 С. 3 2.

ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ ИНТЕРФЕЙСА 2.1. В интерфейсе коды адреса и данных должны передаваться по одной и той же группе сигнальных линий (мультиплексированной шине обмена информацией) с разделением во времеви. Принцип работы интерфейса при передаче данных — асинхронный, а при передаче адреса — синхронный. 2.2. В каждый момент времени на магистрали может выполняться один из трех видов взаимодействий подключенных к ней устройств: передача управления магистралью; адресный обмен (одиночный или блочный); прерывание.

2.2.1. Передача управления магистралью должна осуществляться в соответствии со схемой приоритета. Приоритет устройства определяется его положением на линии «Разрешение на захват магистрали» относительно других устройств. Приоритет устройства убывает по мере удаления устройства от процессора, управляющего захватом магистрали, в направлении распространения сигнала РЗМ.

Прн процедуре передачи управления магистралью активное устройство, готовое к выполнению функции ведущего, асинхронно выставляет запрос на захват магистрали (сигнал ЗМ). Процессор выдает разрешение на захват магистрали (сигнал РЗМ) после завершения текущего цикла' обмена информацией илн другого взаимодействия. П р и м е ч а н и е Частным случаем передачи управления магистралью яв- ' ляется режим прямого доступа к памяти, при котором происхокит обмен информапней между активным периферийным и оперативным запоминающими устройствами без участия пропессора.

2.2.2. Адресный обмен должен строиться по принципу ведущий — ведомый, В любой момент времени на магистрали взаимодействуют только один ведущий н только один ведомый. Ведущий инициирует обмен информацией и задает его режим. Интерфейс может обеспечивать режимы одиночного (обязательного) и режимы блочного (необязательного) обменов. Интерфейс обеспечивает следующие режимы одиночного обмена; чтение — передача данных (слова или байта) от ведомого ведущему; запись — передача данных (слова или байта) от ведущего ведомому; чтение с модификацией — передача данных (слова или байта) от ведомого ведущему, обработка их ведущим и передача результата обработки от ведущего ведомому по первоначальному адресу. С.

4 ГОСТ 26766.61 — 86 Интерфейс обеспечивает следующие режимы блочного обмена: блочное чтение — передача блока данных (заданного ведущим числа слов) от ведомого ведущему. При блочном чтении ведущий передает ведомому адрес первого слова, ведомый передает ведущему указанное и последующие слова. При получении заданного числа слов ведущий прекращает обмен. Максимальное число слов в блоке с интерфейсом не ограничивается, а задается аппаратно соответствующей разрядностью счетчика адреса в составе аппаратуры как ведущего, так и ведомого (младшие разряды регистра адреса в устройствах, способных выполнять блочный обмен, обычно имеют дополнительный режим работы счетчика слов). Продолжительность передачи блока данных с максимальной длиной не должна превышать допустимого времени реакции на запрос прерывания или времени реакции на запрос магистрали в конкретной системе.

В качестве ведомого выступает внутреннее запоминающее устройство. Фактический размер блока при каждом блочном обмене программно задается ведущим и ограничен только разрядностью счетчика адреса ведущего или ведомого (при заимствовании унифицированных модулей она может быть различной); блочная запись — передача блока данных от ведущего ведомому. Блочная запись выполняется аналогично блочному чтению. 2.2.3.

Прерывание должно производиться при переводе процессора к выполнению программы (подпрограммы) устройств с более высоким приоритетом до завершения выполняемой. Различают внутренние (по причинам, возникающим внутри .процессора) н внешние (по причинам, возникающим в перифе.рийных устройствах) прерывания. Настоящий 'стандарт распространяется на внешние прерывания, так как только для их выполнения необходимо использование магистрали интерфейса.

Прерывание осугцествляет процессор по запросам устройств. При обработке запроса на прерывание процессор запоминает состояние прерванной программы и продолжает ее после завершения программы, выполняемой вследствие прерывания. Устрс)йство, запросившее ззрерывание, по разрешению процессора выдает ему вектор прерывания, определяющий вход в процедуру обработки данного прерывания. Разрешение на выдачу вектора прерывания процессор выдает в соответствии с и-уровневой системой приоритетов прерываний, где п=1, 2, 3 или 4.

Для размещения векторов прерываний рекомендуется выделять ячейки оперативного запоминающего устройства с восьмеричными адресами 000000 — 000376 (для каждого вектора необходимы две 16-разрядные ячейки). ГОст 2втвв.в! — 86 с. 6 Система приоритетов прерываний, приведенная на герт. 1, обеспечивает возможность последовательного прерывания программ обработки прерываний устройства с более низким приоритетом программой обработки прерывания устройства с более высоким приоритетом. Интерфейс допускает произвольное число последовательных прерываний (ограничивается объемом стека процессора).

После завершения программы обработки прерывания устройства с более высоким приоритетом процессор завершает ранее прерванную программу обработки прерывания устройства с более низким приоритетом. Геяуатая о77оераииа Продояаеетае птеяуитой праераиии д р Продоояееае одрадотпяа про) яоя У 7 радояаИ' 7 Пдра доят па ! прерида— Черт, ! В 2-, 3- и 4-уровневых системах приоритетов прерываний обеспечивается возможность программного изменения приоритетов устройств методом маскирования. Все подключаемые к магистрали устройства распределяются на 2, 3 или 4 группы, каждая из которых объединяет устройства одного уровня приоритетов прерываний. На группу или на несколько групп устройств программно накладывается маска, запрещающая этим устройствам прерывать текущую программу независимо от их приоритета (блокируется выдача сигнала ЗПР). 2.3.

В зависимости от формата адреса процессора и диспетчера памяти адресное пространство магистрали может составлять 64К, 128К, 256К, 512К, 1024К, 2048К, 4096К, 8!92К или 16384К байт, где К=!024. . 2.3.!. Во всех случаях 8К байт адресного пространства магистрали в зоне адресов, старшие разряды кодов которых с номерами, большими 12, равны единицам, используются для адресации регистров устройств, остальной объем — для ячеек внутренних запоминающих устройств. с. в гост звтвв.в7 — вв 2.3.2.