Процессорные шины (Раздаточные материалы ТПАЦОС)

Процессорные шины1Процессорные шины1.1 Front Side BusFront Side Bus (FSB) — шина, обеспечивающая соединение между x86совместимым центральным процессором и внутренними устройствами.В компьютере x86-совместимый микропроцессор через FSBподключается к системному контроллеру, который обычно называют «северныммостом», (англ.

Northbridge). Системный контроллер имеет в своём составеконтроллер ОЗУ (в некоторых современных персональных компьютерахконтроллер ОЗУ встроен в микропроцессор), а также контроллеры шин, ккоторым подключаются периферийные устройства. При котором к северномумосту подключаются наиболее производительные периферийные устройства,например, видеокарты с шиной PCI Express 16x, а менее производительныеустройства (микросхема BIOS'а, устройства с шиной PCI) подключаются к«южному мосту» (англ. Southbridge), который соединяется с северным мостомспециальной шиной.

Набор из «южного» и «северного» мостов часто называютчипсетом (англ. chipset). FSB работает в качестве магистрального канала междупроцессором и чипсетом.ТипТеоретическая пропускнаяFSBспособностьPentium II66 / 100 МГцGTL+533 / 800 МБ/сPentium III100 / 133 МГцAGTL+800 / 1066 МБ/сPentium 4100 / 133 / 200 МГцQPB3200 / 4266 / 6400 МБ/сPentium M100 / 133 МГцQPB3200 / 4266 МБ/сPentium D133 / 200 МГцQPB4266 / 6400 МБ/сPentium 4 EE200 / 266 МГцQPB6400 / 8533 МБ/сIntel Core133 / 166 МГцQPB4266 / 5333 МБ/с200 / 266 / 333 / 4006400 / 8533 / 10660 / 12800Intel Core 2QPBМГцМБ/сXeon —ядро 100 / 133 / 166 / 200 /3200 / 4266 / 5333 / 6400 / 8533QPBNetBurst266 / 333 МГц/ 10660 МБ/сXeon —ядро266 / 333 / 400 МГцQPB8533 / 10660 / 12800 МБ/сPenrynAthlon100 / 133 МГцEV61600 / 2133 МБ/сAthlon XP133 / 166 / 200 МГцEV62133 / 2666 / 3200 МБ/сПроцессорчастота FSBGTL - Gunning Transceiver LogicQPB – Quad Pumped BusEV6 – Extended VAX 6 (DDR шина процессора DEC Alpha EV6)1Процессорные шины1.2 HyperTransportШина HyperTransport (HT) — это двунаправленная последовательнопараллельная компьютерная шина, с высокой пропускной способностью,разработанная консорциумом HyperTransport Technology.

Технологияиспользуется компаниями AMD и Transmeta в x86-процессорах, в наборахсистемной логики и серверах многих фирм, а также маршрутизаторах Cisco исуперкомпьютерах.HyperTransport работает на частотах от 200 МГц до 3,2 ГГц и использует,она использует DDR, что означает, что данные посылаются как по переднему,так и по заднему фронтам сигнала синхронизации, что позволяет осуществлятьдо 6400 миллионов посылок в секунду при частоте сигнала синхронизации 3,2ГГц; частота сигнала синхронизации настраивается автоматически.HyperTransport поддерживает автоматическое определение ширинышины, от 2-х до 32 бит. Полноразмерная, полноскоростная, 32-битная шина вдвунаправленном режиме способна обеспечить пропускную способность до51200 Мбайт/с = 2 (DDR)× 2 × 32/8 байт)(× 3200 (МГц) (максимум в одномнаправлении — 25 600 Мбайт/с), являясь, таким образом, самой быстрой шинойсреди себе подобных.

Шина может быть использована как в подсистемах свысокими требованиями к пропускной способности (оперативная память иЦПУ), так и в подсистемах с низкими требованиями (периферийныеустройства).Шина HyperTransport основана на передаче пакетов. Каждый пакетсостоит из 32-разрядных слов, вне зависимости от физической ширины шины(количества информационных линий). Первое слово в пакете — всегдауправляющее слово. Если пакет содержит адрес, то последние 8 битуправляющего слова сцеплены со следующим 32-битным словом, в результатеобразуя 40-битный адрес. Шина поддерживает также 64-разрядную адресацию— в этом случае пакет начинается со специального 32 разрядногоуправляющего слова, указывающего на 64 разрядную адресацию, исодержащего разряды адреса с 40 по 63 (разряды адреса нумеруются начиная с0).

Остальные 32-битные слова пакета содержат непосредственно передаваемыеданные.Пакеты HyperTransport передаются по шине последовательно.HyperTransport может использоваться для передачи служебных сообщенийсистемы, для передачи прерываний, для конфигурирования устройств,подключённых к шине и для передачи данных.Операция записи на шине бывает двух видов — posted и non-posted.Posted-операция записи заключается в передаче единственного пакета,содержащего адрес, по которому необходимо произвести запись, и данные. Этаоперация обычно используется для обмена данными с высокоскоростнымиустройствами, например, для DMA-передачи. При Non-posted операции сначалаустройство, инициирующее операцию записи посылает устройству-адресатупакет, содержащий адрес и данные.

Устройство-адресат, получив такой пакет,проводит операцию записи и отсылает устройству-инициатору пакет-2Процессорные шиныподтверждение, содержащий информацию о том, успешно ли произведеназапись, что повышает надежность передачи данных.Шина HyperTransport поддерживает технологии энергосбережения, аименно ACPI. Это значит, что при изменении состояния процессора (C-state) наэнергосберегающее, изменяется также и состояние устройств (D-state).Например, при отключении процессора жёсткие диски также отключаются.Электрический интерфейс HyperTransport/LDT — низковольтныедифференциальные сигналы, с напряжением 1,2 В.Версии HyperTransportВерсия Годмаксимальнаячастотамаксимальнаяширинапиковая пропускнаяспособность(в оба направления)1.02001800 МГц32 бит12,8 Гбайт/c1.12002800 МГц32 бит12,8 Гбайт/c2.020041,4 ГГц32 бит22,4 Гбайт/c3.020062,6 ГГц32 бит41,6 Гбайт/c3.120083,2 ГГц32 бит51,2 Гбайт/c1.3 QuickPath InterconnectIntel QuickPath Interconnect или просто QuickPath, (QPI) —последовательная кэш-когерентная шина типа точка-точка для соединенияпроцессоров между собой и с чипсетом, разработанная фирмой Intel.

QPIсоздавался в ответ на разработанную ранее консорциумом во главе с фирмойAMD шину HyperTransport.Шина QuickPath была создана для замены применявшейся ранее шиныFront Side Bus. Первые процессоры с интерфейсом QuickPath были выпущены нарынок в 2008 году. По состоянию на начало 2010 года, QuickPath используетсятолько в сериях процессоров Xeon и Core i7 с ядром Nehalem для разъема LGA1366.

При этом все процессоры Core i3 и Core i5 и некоторые Core i7 и Xeon(тоже с ядром Nehalem, но для разъема LGA 1156) вместо QuickPath используютболее простую шину DMI.Каждое соединение шины QuickPath состоит из пары одностороннихканалов, каждый из которых физически реализован как 20 дифференциальныхпар проводов. Данные передаются в виде пакетов (датаграмм). Пропускнаяспособность одного канала составляет от 4,8 до 6,4 миллиарда передач всекунду. Одна передача содержит 16 бит, следовательно теоретическаясуммарная пропускная способность одного соединения — от 19,2 до 25,6гигабайт в секунду (то есть от 9,6 до 12,8 ГБ/с в каждую сторону); при этомодин процессор может иметь несколько соединений.3.