Основы цифровой электроники часть 1 (Основы цифровой электроники), страница 3

На рис. 3.13приведена схема D-триггера, построенного на базе асинхронного RS-триггера.На рис. 3.14 приведено обозначение D-триггера К1533ТМ2, выпускаемого промышленностью в видеинтегральной микросхемы (ИМС).Обычно, в одном корпусе ИМС содержится два D-триггера, управляемых фронтом. D-триггеры винтегральном исполнении имеют также дополнительные асинхронные входы управления S и R.

Функцииасинхронных входов не зависят от сигналов синхронизации. Отметим, что асинхронные входы имеют и другие типытриггеров. Поскольку дополнительные входы “предустановка” и “очистка”, с помощью которых триггер можетбыть установлен в нужное состояние независимо от сигналов на других входах, включая синхронизирующий,работают независимо от синхронизации, их называют асинхронными.Входы “предустановки” и “очистки” напоминают соответствующие входы S и R обычногонесинхронизируемого RS-триггера.

При подаче “1” на вход R и “0” на вход S (рис. 3.14) триггер устанавливается всостояние “0”. При подаче “1” на оба эти входа поведение триггера не определено, т.е. комбинация S=1, R=1является запрещенной. При подаче на эти входы “1” поведение триггера полностью определяется другимивходными сигналами и синхросигналом.ОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИПЕРВАЯ СТРАНИЦАУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕОБ АВТОРЕ3.4. JK-триггерСреди триггеров особое место занимают JK-триггеры, имеющие более широкие функциональныевозможности.Упрощенная таблица (таблица управления) состояний JK-триг-гера содержит четыре строки (рис.

3.15, а).Из таблицы состояний видно, что для первых трех строк (наборов переменных) входы J и K играют рольвходов S и R RS - триггера. Однако, для четвертого набора переменных, когда J=K=1 состояние триггера сильноотличается от состояния RS-триггера. Для RS-триггера - это запрещенная комбинация входных переменных, а в JKтриггере меняется (инвертируется) предыдущее состояние. JK-триггер можно синтезировать (построить) на базедвухступенчатого RS-триггера, для чего следует представить функциональную схему JK-триггера как совокупностьКУ и синхронного RS-триггера (рис.

3.15, б).Для получения логических выражений (характеристических уравнений) функций R и S комбинационногоустройства необходимо построить совмещенную таблицу состояний JK и RS - триггеров (рис. 3.16, а).Из полученных выражений для S и R (рис. 3.16, б) следует, что для построения JK-триггера издвухступенчатого RS-триггера потребуется два элемента конъюнкции (на два входа каждый). Схема, полученнаяпутем синтеза JK-триггера, приведена на рис. 3.17, а. Обозначение JK-триггера на функциональных схемахприведено на рис. 3.17, б.×Рис. 3.17.

Синтезируемая схема а) и графическое обозначение б) JK - триггераВыпускаемые промышленностью ИМС JK-триггеры могут иметь несколько входов (до трех) J и такое жеколичество входов K, объединенных схемами конъюнкций (рис. 3.18).Рис. 3.18. Схемное обозначение ИМС JK – триггера, выпускаемогопромышленностьюКак следует из рис. 3.18, выпускаемые промышленностью JK-триггеры в видеинтегральных микросхем также имеют асинхронные входы установки “0” и “1”(R и Sвходы, соответственно).ОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИПЕРВАЯ СТРАНИЦАУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕОБ АВТОРЕ3.5. Т-триггерТ-триггер - это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительнойустановки “0” и “1” не рассматриваются), куда подают тактирующие (счетные ) импульсы. После подачи каждоготактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию(аналогично состоянию JK-триггера при комбинации входных переменных J=1 и K=1).

Т-триггеры строятся толькона базе двухступенчатых (RS, D, JK) триггеров.Т-триггер можно синтезировать из любого типа двухступенчатого триггера. Рассмотрим пример синтеза Ттриггера из JK-триггера. Для этого Т-триггер представим как совокупность комбинационного устройства КУ и JKтриггера (рис. 3.19).Приведенное на рис.3.19, (а) комбинационное устройство должно обеспечить на выходах J и K соответствующиесигналы управления RS-триггером (при подаче на его входы сигналов Q и Т), в соответ-ствии с таблицей состояний(рис. 3.19, б). Карты Карно, с помощью которых получены минимальные формы логических выражений дляфункций J и K, приведены на рис 3.20.Из полученных логических выражений следует, что для построения Т-триггера, достаточно объединитьвходы C, J, K JK-триггера, как показано на рис.

3.21.Рис. 3.21. Схема Т – триггера, выполненного на базе JK - триггераСчетный триггер можно синтезировать и на базе D-тригера. Рассмотрим пример реализации Т-триггера набазе D-триггера, управляемого фронтом синхроимпульса. Совмещенная таблица состояний синтезируемоготриггера и D-триггера приведена на рис. 3.22, (а).

Карта Карно, используемая для минимизации логическоговыражения функции, КУ, содержит всего один контур с двумя клетками и, следовательно, функция будетсодержать тоже всего одну переменную (рис. 3.22, б).Из логического выражения функции D следует, что для получения счетного триггера из D-триггера,достаточно соединить инверсный выход D-триггера с его входом “D” (рис. 3.23).Временные диаграммы, поясняющие принцип работы счетного триггера приведены на рис.

3.24. Из временныхдиаграмм следует, что переключение состояния счетного триггера, выполненного на базе D-триггера, происходит вмоменты поступления передних фронтов синхроимпульсов. Частота следования импульсов на выходе счетноготриггера в два раза меньше частоты входных синхроимпульсов, что позволяет их использовать в качестведелителей частоты. Если один счетный триггер позволяет делить частоту на два, то для реализации делителячастоты на четыре потребуется два триггера, соединенных последовательно и т.д.ОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИПЕРВАЯ СТРАНИЦАУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕОБ АВТОРЕ3.6.

РегистрыНаиболее распространенным узлом цифровой техники и устройств автоматики являются регистры.Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров. Регистры могут бытьреализованы также на базе JK -триггеров. По способу приема и выдачи информации регистры делятся наследующие группы: с параллельным приемом и выдачей (рис. 3.25, а); с последовательным приемом и выдачей(рис.

3.25, б); с последовательным приемом и параллельной выдачей (рис. 3.25, в); с параллельным приемом ипоследовательной выдачей (рис. 3.25, г); комбинированные, с различными способами приема и выдачи (рис. 3.25,д) и реверсивные.Регистры хранения (пямяти). Регистры с параллельным приемом и выдачей информации служат дляхранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации врегистре памяти (запись новой информации) осуществляется после установки на входах D0 . .

. Dm новойцифровой комбинации (информации) при поступлении определен-ного уровня или фронта синхросигнала (синхроимпульса) С на вход “С” регистра. Количество разрядовзаписываемой цифровой информации определяется разрядностью регистра, а разрядность регистра, в своюочередь, определяется количеством триггеров, образующих этот регистр. В качестве разрядных триггероврегистра памяти используются синхронизируемые уровнем или фронтом триггеры.

Регистры памяти могут бытьреализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RSтриггерах, если информация поступает в виде парафазных сигналов. В некоторых случаях регистры могут иметьвход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггероврегистра. На рис. 3.26 приведены схемы четырехразрядных регистров памяти на D- и RS-триггерах,синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусеИМС).а)б)в)Рис. 3.26. Регистры хранения, на D – триггерах, синхронизируемых уровнем синроимпульса (а), фронтом (б) и на RS– триггерах, синхронизируемых фронтом (в)Регистры сдвига.

Регистры с последовательным приемом или выдачей информации называютсясдвиговыми регистрами или регистрами сдвига. Регистры сдвига могут выполнять функции хранения ипреобразования информации. Они могут быть использованы для построения умножителей и делителей чиселдвоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его надва, а сдвиг вправо - делению на два.

Регистры сдвига широко используются для выполнения различныхвременных преобразований цифровой информации: последовательное накопление последовательной цифровойинформации с последующей одновременной выдачей (преобразование последовательной цифровой информации впараллельный код) или одновременный прием (параллельный прием) информации с последующейпоследовательной выдачей (преобразование параллельного кода в последовательный). Регистры сдвига могутслужить также в качестве элементов задержки сигнала, представленного в цифровой форме.

Действительно,регистры с последовательным приемом (вводом) и выводом осуществляют задержку передачи информации на m+1тактов ( m+1 - число разрядов регистра) машинного времени.Регистры сдвига обычно реализуются на Dтриггерах (рис. 3.27, а) или на RS-триггерах (рис. 3.27, б), где для ввода информации в первый разряд включаетсяинвертор (первый разряд представляет собой D-триггер). Следует отметить, что все регистры сдвига строятся набазе двухступенчатых триггеров или синхронизируемых фронтом синхроимпульса. Разрядность регистров сдвига,как и у регистров хранения, определяется количеством триггеров, входящих в их состав. На рис. 3.27 приведенысхемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы,поясняющие работу регистра сдвига, приведены на рис.

3.28.Вывод параллельной информации из регистра сдвига (см. рис. 3.27, в) осуществляется при подключениивсех триггеров регистра к отдельным выводам (на рис. 3.27, а и б эти выводы показаны штриховыми линиями). Какбыло сказано выше, регистры сдвига синхронизируются фронтом тактирующих импульсов, т.е. запись новойинформации в триггеры регистра происходит в течение очень короткого времени - за время длительности фронтасинхроимпульса, вернее в момент поступления соответствующего фронта синхроимпульса. Обычно, это “время”значительно меньше времени распространения сигнала, т.е. времени переключения триггера регистра в новоесостояние. Работу регистра сдвига рассмотрим на примере схемы, приведенной на рис. 3.27, а.Можно предположить, что в начале все триггеры регистра находятся в состоянии логического нуля, т.е.Q0=0, Q1=0, Q2=0, Q3=0.