Информация про процессоры фирмы analog devices, страница 8
Описание файла
PDF-файл из архива "Информация про процессоры фирмы analog devices", который расположен в категории "". Всё это находится в предмете "теория и проектирование алгоритмов цос" из 10 семестр (2 семестр магистратуры), которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "теория и проектирование алгоритмов цифровой обработки сигналов" в общих файлах.
Просмотр PDF-файла онлайн
Текст 8 страницы из PDF
Внутренний параллелизм ADSP позволяет обеспечить нанекоторых алгоритмах быстродействие свыше 500 млн операций в секунду.ADSP манипулирует 32-разрядными словами, а разрядность команд составляет 64 бита. Процессориспользует прямую, непосредственную и 12 видов косвенной адресации.Архитектура ADSP характеризуется следующими параметрами:••••••3-этапный конвейер;44 доступных пользователю регистра (10 адресных, 6 индекса, 8 данных, 20 - прочих);32-разрядное 3-входовое АЛУ; О репликатор битов;два адресных устройства;32-разрядное устройство барабанного сдвига; О генератор масок;блок условных операций (для сокращения времени выполнения переходов).Структура ADSP-процессора показана на рис.
11.37Рис. 11. Структура ADSP-процессораНа рисунке обозначены:••A/S - блок выравнивания/расширения знакового разрядаRepl - репликатор.Контроллер обменаКонтроллер обмена управляет операциями обмена процессоров и памяти как внутри кристалла (черезкоммутатор), так и вне кристалла, с использованием входящих в его состав интерфейсных схем,поддерживающих все распространенные стандарты памяти (DRAM, VRAM, SRAM) иобеспечивающих возможность динамического изменения разрядности шины от 8 до 64. Используяприоритетную дисциплину обслуживания запросов к памяти в режиме ПДП, контроллер обменапозволяет выполнять обмен данными, не прерывая вычислений со скоростью до 400 Мбайт/с.38Контроллер обмена поддерживает линейную и координатную адресацию памяти для эффективноговыполнения обмена при работе с 2- и 3-мерными графическими изображениями.ВидеоконтроллерыДва расположенных на кристалле микропроцессора TMS320C80 видеоконтроллера обладаютвозможностью захвата и отображения видеоинформации в режимах как вертикального, так игоризонтального сканирования.
Режимы захвата/сканирования могут устанавливаться для каждого изконтроллеров независимо.Области применения микропроцессора TMS320C80Области применения микропроцессора гораздо шире тех, что обозначены его названием. Процессорнашел свое применение в системах: обработки мультимедийной информации, видеоконференцсвязи,обработки 2- и 3-мерной графики, моделирования виртуальной реальности, передачи данных.Микропроцессоры семейства TMS320C6XНовое семейство процессоров ЦОС компании Texas Instruments - TMS320C6x - включает в себяпроцессоры как с фиксированной, так и с плавающей точкой. Первый представитель данногосемейства TMS320C6201 оперирует с данными только в формате с фиксированной точкой.На тактовой частоте 200 МГц микропроцессор имеет производительность до 1,6 млрд операций всекунду.
Областями его применения являются:•••••••беспроводные системы передачи данных;средства удаленной медицинской диагностики;базовые станции мобильной связи;модемные пулы и серверы удаленного доступа;xDSL и кабельные модемы;многоканальные телефонные платформы, офисные коммутаторы, системы речевой передачисообщений;мультимедийные системы.TMS320C6201 помимо процессорного ядра содержит:••••••1 Мбит внутрикристальной памяти (512 Кбит для программы, 512 Кбит для данных);32-битный интерфейс внешней памяти, поддерживающий стандарты памяти SDRAM,SBSRAM, SRAM;два последовательных расширенных буферизированных порта;16-битный порт центрального процессора;два канала доступа к памяти данных с возможностью начальной загрузки;генератор интервалов времени.Построенный в соответствии с разработанной компанией Texas Instruments архитектурой VelociTI,процессор С62хх - первый из сигнальных VLIW-процессоров, использующий для повышенияпроизводительности параллелизм уровня команд.Структура микропроцессора TMS320C6201 приведена на рис.
12.39Рис. 12. Структура микропроцессора TMS320C6201Процессор TMS320C6201 состоит из трех основных частей: центрального процессора (ядро),периферийных устройств и памяти.Ядром TMS320C6201 является VelociTI VLIW-процессор с 8 функциональными модулями, включая 2умножителя и 6 АЛУ. Модули взаимодействуют через два регистровых файла, содержащих по 16 32разрядных регистров. ЦП может выполнять до 8 команд за один такт.Программный параллелизм выявляется на этапе компиляции, анализ зависимости по даннымаппаратными средствами на стадии выполнения не производится. Код выполняется на независимыхфункциональных устройствах в последовательности, задаваемой программой.В процессоре используется упаковка команд, сокращающая размеры кода и время выборки команд.256-разрядная шина памяти программ позволяет выбирать за один такт восемь 32-разрядных команд.Все команды содержат условия их выполнения, что позволяет сократить расходы производительностипроцессора на выполнение переходов и увеличить степень параллелизма обработки.Процессор может оперировать с 8/16/32-разрядными данными.
Для приложений, требующих высокойточности вычислений, предусмотрена возможность вычислений с 40-разрядными операндами. Длярезультатов всех основных арифметических операций выполняется округление и нормализация. Впроцессоре реализованы операции над битовыми полями, такие как "выделить" (extract), "установить"(set), "очистить" (clear), "подсчет битов" (bit counting).Центральный процессор имеет два тракта обработки данных, каждый из которых содержитфункциональные модули (L, S, M, D) и регистровый файл (16 32-разрядных регистров).Функциональные модули выполняют сдвиг, умножение, логические и адресные операции.
Всеоперации выполняются над регистрами. Два набора устройств адресации данных (D1 и D2) отвечаютисключительно за все пересылки данных между регистровым файлом и памятью. Управляющийрегистровый файл определяет различные аспекты функционирования процессора.40Процесс обработки VLIW начинается с выборки из памяти команд 256-битного пакета. Командысвязываются для совместного выполнения в выполняемый пакет (до 8 команд) по значению младшегобита команды.Устройство выборки-декодирования-диспетчеризации команд может направлять к функциональныммодулям до 8 команд (32-разрядных) за один такт по каждому из путей обработки (А и В).В С62хх реализованы прямой и циклический (для регистров А4-А7 и В4-В7) способы адресации.Способ адресации определяется регистром режима адресации (AMR - Address Mode Register).Процессоры семейства С62хх имеют 14 прерываний, соответствующих сигналу Reset (Сброс),немаскируемому прерыванию (NMI - None Masked Interrupt) и прерываниям с номерами 4 -15.С62хх содержат внутрикристальную память, которая может использоваться как память программ иликэш-память.
Интерфейс внешней памяти процессора объединяет в единое адресное пространствовнутреннюю и внешнюю память.Внутрикристальная память разделена на память данных и память программ. Процессоры семействаС62хх имеют два 32-разрядных порта к памяти данных и один 256-разрядный порт к памяти программдля выборки инструкций.
Процессор TMS320C6201 содержит на кристалле по 64 Кбайт памятиданных и программ. В процессоре используется расслоение памяти данных (четыре 16-разрядныхбанка) для повышения скорости выборки за счет одновременного обращения к различным банкампамяти.Дополнительно процессоры семейства С62хх могут содержать на кристалле интерфейс внешнейпамяти, контроллер ПДП, интерфейс хост-порта (HPI), средства энергосбережения, расширенныебуферизированные последовательные порты, 32-разрядные таймеры.Следующий представитель семейства TMS320C6x - микропроцессор TMS320C6701 поддерживаетоперации с плавающей точкой, имеет более широкий (128 бит) интерфейс внешней памяти и меньшуючастоту работы - 167 МГц.В состав микропроцессора TMS320C6701 включены дополнительные функциональные модули:••••М-модуль умножения 24 32-разрядных целочисленных данных и 32 64-разрядных данных вформате с плавающей точкой;L-модуль выполнения арифметических операций над 32 40-разрядными целочисленнымиданными и 32 64-разрядными данными в формате с плавающей точкой;S-модуль выполняет операции сдвига, перехода и отдельные операции с 32 64-разряднымиданными в формате с плавающей точкой;D-модуль, выполняющий адресные операции.Пиковая производительность данного микропроцессора составляет 688 Mflops.41.