Информация про процессоры фирмы analog devices, страница 2

Встроенный контроллервнешней оперативной памяти позволяет задавать различное число генерируемых тактов ожидания иподдерживает странич-ный обмен с динамической памятью.Интерфейс с хост-процессором обеспечивает простое соединение со стандартной 16- или 32разрядной микропроцессорной шиной. Передача данных через интерфейс осуществляется асинхронно,со скоростью, ограниченной тактовой частотой микропроцессора.

Хост-интерфейс доступен черезвнешний порт и отображается в адресное пространство микропроцессора. Четыре канала контроллераПДП обеспечивают обмен данными и командами через хост-интерфейс с минимальным участиемпроцессорного ядра. Расположенный на кристалле 10-канальный контроллер ПДП обеспечивает обменданными между внутренней и внешней памятью, периферийными устройствами, хост-процессором,последовательными портами и линками микропроцессора.ADSP-21060 имеет два синхронных последовательных порта для связи с разнообразнымипериферийными устройствами. Максимальная скорость передачи данных через последовательныйпорт составляет 40 Мбит/с. Передача может осуществляться одновременно в двух направлениях врежиме ПДП. В процессе обмена может выполняться дополнительное преобразование данных, такое,например, как мю- или А-компандирование.

ADSP-21060 предоставляет разработчикам широкие7возможности по созданию мультипроцессорных сигнальных систем. Общее адресное пространствоможет быть разделено между несколькими процессорами. Обеспечивается автоматическая поддержкасемафоров для последовательностей операций чтение-изменение-запись в память. Встроеннаяраспределенная шинная логика позволяет создавать системы, содержащие до 6 взаимодействующихпроцессоров ADSP-21060 и хост-процессор. Межпроцессорное управление осуществляется спомощью механизма векторов прерывания. Дополнительные возможности ввода/вывода процессорупредоставляют шесть 4-разрядных линков. Линки передают данные по переднему и заднему фронтутактового импульса, обеспечивая, таким образом, передачу 8 бит за такт.

Линки используются вмультипроцессорных системах для соединений типа "точка-точка". Передача данных по линку можетосуществляться 32-или 48-разрядными словами непосредственно в процессорное ядро или, сиспользованием ПДП-канала, во внутреннюю память. Каждый линк содержит собственные буферныевходные и выходные регистры. Максимальная скорость межпроцессорного обмена через все линкиили внешний порт составляет 240 Мбайт/с. Загрузка микропроцессора может осуществляться из ПЗУ,хост-процессора или по одному из линков.Линки микропроцессораКаждый линк Lx, х = {0, 1, ..., 5}, состоит из 4 двунаправленных линий данных LxDAT (0, 1, 2, 3), атакже из двух двунаправленных управляющих линий LxCLK и LxACK, обеспечивающихасинхронную передачу в режиме "запрос-ответ".Порты на противоположных концах линка настраиваются на передачу и прием, либо находятся втретьем состоянии.Порт каждого линка может выбрать для передачи или приема один из 6 буферов.

Данные читаются избуферов и пишутся в буферы под управлением контроллера прямого доступа в память (ПДП) илипроцессора (ЦПУ). Буферы линков 5, 4, 3, 2, 1, 0 поддерживаются каналами ПДП 7, 6, 5, 4, 3, 1соответственно.Контроллер ПДП программируется для работы с буфером путем задания размера буфера, начальногоадреса в памяти, приращения адреса, а также направления передачи.

Когда контроллер ПДПзавершает операцию, вырабатывается прерывание, индивидуальное для каждого из 10 ПДП-каналов.Буферы могут быть читаемы или пополняемы процессором посредством операций чтения/записи вобласти памяти внешних устройств. Если предпринимается попытка чтения из пустого буфера,процессор должен перейти в ждущее состояние до тех пор, пока не поступят данные извне.Естественно, при записи в заполненные буферы операция также должна быть приостановлена, вплотьдо появления свободного места в буфере.В приложениях, в которых задержка, вносимая контроллером ПДП, неприемлемо велика, процессорможет непосредственно работать с буферами.

Контроллер ПДП должен быть переведен в неактивноесостояние.При работе линков вырабатываются следующие прерывания:•••если канал ПДП активизирован, то по завершении передачи сообщения ПДП-контроллеромвырабатывается маскируемое прерывание;генерируется маскируемое прерывание, если ПДП-контроллер не активизирован, апринимающий буфер не пуст или передающий буфер не полон.

По прерыванию требуетсявыполнение операций с буфером (чтение или запись);маскируемое прерывание, отличное от прерываний, вырабатываемых буферами, генерируетсяпри внешнем доступе в порт линка, который не активизирован.Асинхронный "запрос-ответ"8Передающий ADSP 2106х выставляет высокий уровень на LxCLK при выдаче очередного полубайтана линии LxDAT. Изменение этого уровня используется принимающим ADSP-2106x для приемаполубайта. Принимающий ADSP-2106x выставляет LxACK, когда принято очередное слово в буфер.Передающий ADSP-2106x анализирует LxACK в начале передачи каждого слова. Если требуемыйуровень LxACK в этот момент отсутствует, то передача слова не начинается.Передающий ADSP-2106x оставляет LxCLK высоким, если LxACK отсутствует.

При появленииLxACK, LxCLK становится низким и начинается передача следующего слова.Принимающий буфер может заполняться, если выполняются высокоприоритетная ПДП- илицепочечная операция, при этом LxACK не выставляется. Однако сразу после завершения ПДПвыставляется LxACK. Данные "защелкиваются" в принимающем буфере по спадающему уровнюLxCLK.

Передача полубайта данных происходит каждый такт ADSP-2106x или дважды за такт, еслиустановлен специальный бит LCKx2.БуферыКаждый буфер состоит из внешнего и внутреннего регистров. При передаче внутренний регистриспользуется для приема данных из внутренней памяти под управлением ПДП-контроллера или ЦП.Внешний регистр используется для распаковки полубайтов для порта линка (старший полубайтследует первым). Эти два регистра формируют FIFO-очередь. Два слова могут быть помещены вбуфер прежде, чем вырабатывается сигнал "заполнено". Если регистр пуст, уровень сигнала LxCLKстановится низким.При приеме внешний регистр упаковывает принимаемые полубайты в слова и передает их черезвнутренний регистр в память под управлением ПДП-контроллера или ЦП.

Если ПДП-контроллер илиЦП не успели извлечь данные из внутреннего регистра и оба регистра буфера заняты, сигнал LxACKне выдается, и прием прекращается.Длина регистров настраивается программно и составляет 32 или 48 битн. Для работы с 40-битнымиданными или командами должна устанавливаться длина регистров 48 битн.Установление соглашения по использованию линкаПрежде чем два процессора начинают взаимодействовать по связывающему их линку, должно бытьопределено: кто из процессоров будет передавать данные, а кто принимать.

Для этого используетсяобмен маркером. При начальной установке маркер (программно доступный флаг) устанавливается водном из процессоров, определяя его как "хозяина" (master) линка и разрешая ему передачу.Если принимающий порт желает стать "хозяином" линка для передачи данных, он должен выставитьсигнал на LxACK (запрос данных) для текущего "хозяина" линка. "Хозяин", используя программныйпротокол, определяет, когда приходит подтверждение данных, а когда запрос на получение маркера.Если "хозяин" решил передать маркер, он посылает обратно определенный пользователем в качествемаркера идентификатор и сбрасывает собственный маркер.

Одновременно ведомый процессорпроверяет полученные данные и, если в них содержится необходимое слово, то он устанавливает своюметку, переходя в состояние ведущего процессора.Если полученные данные не содержат необходимого идентификатора, то ведомый процессор долженпонять, что ведущий начинает новую передачу данных.Ведущий процессор может также запросить получение данных с помощью программного протоколапутем посылки маркера без получения запроса по LxACK.9Контроллер ПДП и порты линков передают данные между собой с помощью того же самогопротокола ("запрос-подтверждение"), который используется всеми портами ввода/вывода.Интерфейс с хост-компьютеромИнтерфейс позволяет с минимумом дополнительного оборудования подключаться к стандартным 16или 32-разрядным микропроцессорным шинам.

Интерфейс служит внешним портом, отображенным вадресное пространство, и обеспечивает асинхронную передачу данных.Хост-процессор генерирует запрос шины. ADSP-2106x предоставляет шину по завершении текущеготакта, выдавая сигнал предоставления шины и сигнал готовности. Хост-процессор может читать изпамяти и записывать в память ADSP-2106x.Обнаружение ошибок при передачеВ специальном управляющем регистре хранится информация о состоянии счетчика полубайтовкаждого порта линка. Если по завершении передачи счетчик не обнулен, то вырабатывается сигнал,свидетельствующий об ошибке при передаче. Для контроля этого сигнала применяются специальныепротоколы на передающем и принимающем концах линка.В конце передачи блока слов передающий ADSP-2106x должен настроить свой порт на прием.Протокол обмена предусматривает передачу одного дополнительного пустого слова.

Это позволитпринимающему ADSP-2106x переслать соответствующее сообщение передающему. Протокол приемапосле получения блока данных предусматривает выработку прерывания для чтения управляющегорегистра и передачи соответствующего сообщения передающему ADSP-2106x.Микропроцессоры с архитектурой SHARC семейства ADSP-2116X;Следующей разработкой компании Analog Devices явились 32-разрядные микропроцессоры семействаSHARC - ADSP-2116x, представленные в 1998 году.Основным отличием семейства ADSP-2116x от ADSP-2106x является наличие в составемикропроцессорного ядра двух процессорных элементов.