Boit_K__Cifrovaya_yelektronika_BookZZ_or g (К. Бойт - Цифровая электроника)

ект ни к. БОйт Цифровая электроника Перевод с ненецкого М.М. Ташлицкого ТЕХНОСФЕРА Москва 2007 Вой К. Цифровая электроника Москва: Техносфера, 2007. — 472 с. 1БВХ 978-5-94836-124-6 В книге шаг за шагом раскрывается мир цифровой электроники, ее взаимосвязь с другими областями техники. При создании учебника автор использовал свой большой опыт преподавательской деятельности. Материал изложен последовательно и понятно, начиная с основ. Контрольные тесты с вопросами и задачами в конце каждой главы позволяют проверить понимание пройденного материала, в конце учебника приведены решения.

Книга предназначена для студентов электротехнических и машиностроительных специальностей, инженеров-практиков, техников, а также всех, кто интересуется современной цифровой техникой. 17 ище1 1пбпзГПе Меб1еп ОшЬН к Со КО, %йгхЬпг8 (Оегшапу) © 2007, ЗАО "РИЦ "Техносфера", перевод на русский язык, оригинал-макет, оформление 18ВХ 978-5-94836-124-6 1БВХ 3-8023-1958-3 (нем.) СОДЕРЖАНИЕ ПРЕДИСЛОВИЕ .

Глава 1. ОСНОВНЫЕ ПОНЯТИЯ. 1.1. Аналоговое и цифровое представление величин. 1.1.1. Аналоговое представление величин .. 1.1.2. Цифровое представление величин .. 1.2. Бинарные и логические состояния .. Контрольный тест . Глава 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ. 2.1. Основные законы и элементы алгебры логики . 2.1.1. Логический элемент И и операция логического умноиения 2.1.2. Логический элемент ИЛИ и операция логического слоиения 2.1.3.

Логический элемент НЕ и операция инверсии (отрицания) ....... 2.1.4. Основные логические элементы ... 2.2. Комбинированные элементы . 2,2.1. Логический элемент И-НЕ 2.2.2. Логический элемент ИЛИ-НЕ 2.2.3. Логический элемент эквивалентности 2.2.4. Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (КОК) ............... 2.25. Комбинации элементов с двумя входами 2.3.

Логические элементы с тремя и более входами Хоитрольный тест . Глава 3. АНАЛИЗ СХЕМ. 3.1. Таблица истинности и цифровая схема ... 3.1.1. Таблица истинности цифровой схемы с двумя входами ............. 3.1.2. Таблица истинности цифровой схемы с тремя входами ............. 3.2. Логические функции и цифровые схемы .. 3.2.1.

Определение логической функции цифровой схемы .. 3.2.2. Синтез схемы по заданной логической функции 3.3. Требуемая функция и реальная функция .. 3.3.1. Как определить реальную логическую функцию 3.3.2. Поиск дефекта схемы .. Хоятрольяый тест . ... 10 .. 10 .. 10 .. 12 ..13 .. 15 .. 17 ..17 (конъюнкции) ................. 17 (дизьюнкции) .............. 18 ....... 1 9 ,.

20 ..20 ...... 20 21 22 ...... 23 .....24 ..25 ..2б .28 28 .....29 31 31 33 33 34 35 36 Глава 4. АЛГЕБРА ЛОГИКИ . 4.1. Переменные и постоянные величины (константы) . 4.2. Законы алгебры логики . 4.3. Аксиомы и тох(лестна алгебры логики .. 4.3.1. Аксиомы 4.3.2.

Законы коммугативности и ассоциативности . 4.3.3. Дистрибутивный закон ... 4.3.4. Теоремы де Моргана. 4.3.5. Приоритеты логических операций. 4.4. Функции И-НЕ и ИЛИ-НЕ . 4.5. Примеры Контрольный тест . 38 38 39 ..40 ..40 ..40 ..42 ..45 52 55 Глава 5.

СИНТЕЗ СХЕМ. 57 ..... 57 59 .....59 5.1. Синтез схем на логических элементах по заданным условиям ... 5.2. Нормальные формы записи . 5.2.1. Нормальная форма операции логического слокения ИЛИ ........... (~ с~р 5.2.2. Нормазьнав форма операции логического умнакения И 5.3. Упрощение и преобразование нормальной формы ИЛИ с помощью алгебрм логики .. 5.3.1. Упрощение нормальной формы ИЛИ. 5.3.2.

Преобразование нормальной формы ИЛИ 5.4. Метод карт Карно . 5.4.1. Карта Карно дзя двух переменных. 5.4.2. Карта Карно для трех переменных . 5.4.3. Карта Карно для четырех переменных 5.4.4. Карта Карно для пяти переменных 5.4.5. Карта Карно для более чем пяти переменных 5.5. Расчет логических схем, 5.5.1. Общие указаниа.

5.5.2. Цифровая схема включения и выключения из нескольких мест ......,...,... 5.5.3. Переключатель два из трех 5.5.4. Схема контроля четности . 5.5.5, Пороговая логическая схема .. 5.5,6. Схема сравнения (компаратор) .. 5.5.7. Схема сортировки транзисторов 5.6. Задания по схемотехническому проектированию...

5.6.1. Схема управления . 5.6.2. Схема контроля нечетности .. 5.6.3. Махсоритарная схема. 5.6.4. Схема блокировки. 5.6.5. Анализатор показаний радаров .. Контрольный тест . Глава 6. СЕМЕЙСТВА СХЕМ .. 6.1. Общие сведения 6.2. Бинарные уровни напряжения . 6.3. Положительная и отрицательная логика. 6.4. Свойства схем . 6.4.1. Потребляемая мощность ....................

6.4.2. Диапазон уровней и передаточная характеристика .................................. 6.4.3. Время переключения 6.4.4. Нагрузочназ способность............, .....................................,............. 6.4.5. Помехоустойчивость . 6.4.6. Проводные логические операции 6.5. ДТЛ-схемы 6,5.1. Введение. 6.5.2. Основные ДТЛ-схемм . 6.5.3. МПЛ-схемы 6.6. ТТЛ-схемы 6.6.1.

Строение и принцип действия ТТЛ-элементов. 6.6.2. Станаартные ТТЛ-схемм .. 6.6.3. ТТЛ с понизсенным энергопотреблением ((ои-Ротсег-ТТЦ 1 ТП.) ......,... 6.6.4. Высокоскоростные ТТЛ (Н)8)с-бреед-ТТ(„НТТ1,) 6.6.5. Шотки-ТТЛ (ТТЛШ) 6.6.6. ТТЛШ с пониженнмм энергопотреблением (1он-Росвег-ТТЛШ) ............. 6.6.7. Сравнительная оценка логических элементов . 6.7. Эмиттерно-связанная логика (ЭСЛ) . 6.8.

Логические элементы на МОП-транзисторах .. 6.8. 1. Опасность статического электричества . 6.8.2. Логические элементы на р-канальных МОП-транзисторах (рМОП) ......... 6.8.3. Логические элементы на и-канальных МОП-транзисторах (нМОП) ........ 6.8.4. Логические элементы на КМОП-транзисторах . Контрольный тест . ....,62 . 63 .....63 ..64 ..65 ..65 .... 70 .. 73 ...... 76 ... 79 ..80 . 80 ....... 8 1 .......

82 .....83 ..85 ..86 ......87 ......88 ....... 88 ..89 ..89 .. 89 ..... 90 .. 90 ....... 92 .. 92 ....... 93 ..95 ....... 97 ,. 97 ....... 97 ...99 ...., 100 .... 101 102 104 104 104 107 111 111 116 ..... 128 128 129 ..... 130 .... 131 .... 133 137 137 ..... 137 ... 140 141 149 Содержание Глтш 7. БИНАРНЫЕ СХЕМЫ С ВРЕМЕННОЙ ЗАВИСИМОСТЬЮ ... 7.1. Введение .

7.2. Классификация триггеров,. 7.3. Нетактируемые триггеры 7.3.1. Триггер на элементах ИЛИ-НЕ .. 7.3.2. Триггер на элементах И-НЕ .. 7.4. Тактируемые триггеры 7.4.1. ЯЯ-триггеры .. 7.4.2. ЯЯ триггеры с доминирующим Я-входом 7.4.3. Е триггер ., 7.4.4. В-триггер .. 7.4.5. Таблицы данных 7.5. Триггеры, упрапаяемые по фронту синхроимпульса .............................

7.5.1. Импульсные элементы 7.5.2. Яб-триггеры, управлаемые по одному фронту .. 7.5.3. Т-триггеры, управляемые по одному фронту .. 7.5.4. УЯ-триггеры, управляемые по одному фронту. 7.5.5. Ю-триггеры, управляемые по одному фронту. 7.5.6.

Яу-триггеры, управляемые по обоим фронтам .. 7.5.7. ЛГ-трио еры, управляемме по обоим фронтам .. 7.5.8. Дополнительные триггерные схемы .. 7.6. Временные диаграммы 7.7. Характеристические уравнении .. 7.8. Моностабильные ячейки . 7.9. Элементы задержки. Колтролълый тест, Глава 8. ДВОИЧНЫЕ КОДЫ И СИСТЕМЫ СЧИСЛЕНИЯ .......,,...,..... 8.1. Введение .. 8.2. Двоичная система счисления ...... 8.2.1.

Структура двоичной системы счисления . 8.2.2. Перевод двоичных чисел в десятичную систему счисления ................... 8.2.3. Перевод десятичных чисел в двоичную систему счисления ................... 8.2.4. Вещественные двоичные числа (правильные дроби) .............................. 8.2.5, Сложение двоичных чисел . 8.2.6, Вычитание двоичных чисел .. 8.2.7. Отрицательные двоичные числа .. 8.3. Двончно-десятичный код (ВС41-числа) 8.3.1, Представление чисел в двоична-десятнчном коле 8.3.2. Сложение в ВСЮ-формате,. 8.3.3.

Вычитание в ВСЮ-формате 8.4. Другие тетрадные системы счисления ... 8.4.1. Код с избытком три ..... 8.4.2. Код Айкена. 8.4.3. Код Грея .. 8.5. Шестнадцатеричная система счисления (Нехабесппа() .....,.........,......... 8.5.1. Структура шестнадцатеричной системы счисления ................................ 8.5.2. Перевод шестнадцатеричных чисел в десятичную систему счисления .... 8.5.3. Перевод десятичных чисел в шестнадцатеричную систему счисления .... 8.5.4.

Перевод двоичных чисел в шестнадцатеричную систему счисления....... 8.5,5. Перевод шестнадцатеричных чисел в двоичную систему счисления ....... 8.6. Восьмеричная система счисления (Ос1а1)..... 8.6.1. Структура восьмеричной системы счисления 8.6.2. Преобразование восьмеричных чисел . 8,7. Коды, распознающие ошибки . 8.7.1. Понятие избыточности . ...... 15 1 .. 151 .. 154 .. 157 ..

157 ... 158 .. 159 .. 159 .. 161 .. 162 .. 163 .. 163 ...... 167 .. 168 .. 169 .. 171 .. 173 .. 176 179 180 182 186 189 193 197 200 ....... 202 202 202 202 ....... 203 ....... 204 ....... 205 ... 206 207 211 213 213 214 216 217 218 219 221 ....... 222 ....... 222 ....... 223 ....... 224 ....... 225 ....... 228 228 228 .... 229 231 231 ~~~6 Содержание з 290 ........... 296 301 305 308 ....... 3 1 0 3 1 0 ...... 3 14 ...... 3 14 3 14 .. 3 15 3 16 .. 316 316 319 319 319 8.7.2. Дополнительный двоичный код ......,........,......„........,..