10 (Материал для лаб. раб. по платам)

aГЛАВА 10ПРОЕКТИРОВАНИЕ АППАРАТНОЙ ЧАСТИНизковольтные интерфейсыЗаземление в системах со смешанными сигналамиМетоды цифровой изоляцииПонижение шума и фильтрация напряжения источникапитанияРабота с высокоскоростной логикой1aГЛАВА 10МЕТОДЫ ПРОЕКТИРОВАНИЯ АППАРАТНОГООБЕСПЕЧЕНИЯУолт КестерНИЗКОВОЛЬТНЫЕ ИНТЕРФЕЙСЫЭтан Бордо, Иоханнес Хорват, Уолт КестерВ течение последних 30 лет стандартным напряжением питания (VDD) цифровых схемоставалось напряжение 5 В.

Такое значение напряжения использовалось для обеспечениянормального режима работы биполярного транзистора. Однако в конце 80-х стандартнойтехнологией при проектировании ИС стала технология КМОП. Для микросхем КМОПне является обязательным использование того же напряжения, что и для микросхем,выполненных по технологии ТТЛ, но для обеспечения совместимости со старымисистемами промышленность адаптировала уровни логических сигналов к уровнямсигналов ТТЛ. (Приложение 1).Нынешняя революция в снижении напряжения питания микросхем происходит попричине роста требований к скорости и компактности интегральных микросхем приминимальной стоимости. Эти растущие требования привели к уменьшению размеровтопологии кристалла с 2 мкм (в начале 80-х) до 0.25 мкм; такая топология используетсяпри разработке современных микропроцессоров и ИС.

Благодаря тому, что эти размерыстали значительно меньше, напряжение, необходимое для оптимальной работыустройства, также упало ниже уровня в 5 В. Это видно на примере микропроцессоров длякомпьютеров, где оптимальное значение напряжения для питания ядра процессораопределяется с помощью выводов идентификации напряжения питания (VID pins) иможет снижаться вплоть до уровня 1.3 В.Большой интерес к низковольтным DSP отчетливо наблюдается в смещении процентапродаж между 5 В и 3,3 В микросхемами.

Объем продаж 3.3-вольтовых DSP вырос болеечем вдвое по сравнению с остальными DSP (30% для всех DSP, 70% – устройства снапряжением питания 3.3 В). Этот процесс будет продолжаться, так как огромный ипостоянно растущий рынок портативных устройств потребляет цифровые сигнальныепроцессоры, которые обладают всеми чертами низковольтных цифровых процессоров.С одной стороны, низковольтные ИС работают при малой потребляемой мощности,имеют меньшие размеры и более высокие скорости. С другой стороны, низковольтные ИСчасто должны работать совместно с ИС, которым необходимо большее напряжениепитания VDD, из-за чего возникают проблемы совместимости.

Хотя низкое рабочеенапряжение означает уменьшение размаха сигнала, и следовательно, шум переключениястановится меньше, но для микросхем с низким напряжением питания уменьшаетсядопустимый для нормальной работы устройства уровень шума (запаспомехоустойчивости).Популярность устройств с напряжением питания 2.5 В может быть отчасти объяснена ихспособностью работать от двух щелочных элементов типа AA. На рис. 10.2 показаныхарактеристики щелочного элемента при различной величине нагрузки. (Приложение 2).Обратите внимание, что при токе нагрузки 15 мА напряжение остается на уровне выше1.25 В (2.5 В для двух последовательно соединенных элементов) в течениеприблизительно 100 часов. Поэтому ИС, которые могут успешно работать при низкомпотребляемом токе и напряжении питания 2.5 В±10% (2.25 В–2.75 В), особенно полезны2aдля портативной аппаратуры.

Цифровые процессоры, обладающие низким соотношениеммА/MIPS (потребляемый ток/производительность) и имеющие периферию,интегрированную на одном чипе, как например, ADSP-218x L или M-серии, такжерекомендованы для применения в портативных устройствах.НИЗКОВОЛЬТНЫЕ ИС СО СМЕШАННЫМИ СИГНАЛАМИМалая потребляемая мощность для примененияв портативных устройствахИС с напряжением питания 2.5 В могут работать от двухщелочных элементовВысокое быстродействие КМОП-процессоров, меньшиеразмеры, меньшее напряжение пробояНесколько напряжений питания в системе: +5 В, +3.3 В,+2.5 В, напряжение питания ядра процессора +1.8 В,напряжение питания аналоговой частиМежду ИС разных стандартов требуется интерфейсыМеньшая амплитуда напряжения сигнала образует меньшешума при переключенииМеньший запас помехоустойчивостиМеньшее напряжение питания в аналоговых схемахприводит к уменьшению размаха сигнала и увеличиваетчувствительность к шумам (но это предмет целогосеминара!)Рис.

10.13aНАПРЯЖЕНИЕ,ВРАЗРЯДНЫЕ КРИВЫЕЩЕЛОЧНЫХ ЭЛЕМЕНТОВ DURACELL MN 1500 “AA”1.253.9 ОМ24 ОМ75 ОМВРЕМЯ ЭКСПЛУАТАЦИИС разрешения Duracell, Inc., Berkshire Corporate Park, Bethel, CT 06801http://www.duracell.comРис. 10.2ТИПИЧНАЯ СТРУКТУРА ВЫХОДНОГО КАСКАДАМИКРОСХЕМЫ КМОПVDDVDDVDDВысокий= “1”VIH MINВХОДPMOSVDDVOH MINЛОГИЧЕСКАЯСХЕМАВЫХОДNMOSVIL MAX0VВысокий= “1”Низкий= “0”Низкий= “0”VOL MAX0VVIL MAX = Макс. доп.

напряжение "низкого" уровня на входеVIH MIN = Мин. доп. напряжение "высокого" уровень на входеVOL MAX = Макс. доп. напряжение "низкого" уровня на выходеVOH MIN = Мин. доп. напряжение "высокого" уровня на выходеРис. 10.3Для того чтобы разобраться в вопросах совместимости и взаимодействия друг с другоммикросхем с различными напряжениями питания VDD, полезно для начала взглянуть наструктуру типичной логической ячейки КМОП, которая показана на рис.10.3.4aОбратите внимание, что выходной драйвер состоит из МОП-транзистора с каналом p-типа(PMOS) и МОП-транзистора с каналом n-типа (NMOS).

Когда на выходе высокийлогический уровень, транзистор PMOS подключает выход каскада к шине питания +VDDчерез своё небольшое внутреннее сопротивление (RON), транзистор NMOS в это времявыключен. Когда на выходе низкий логический уровень, транзистор NMOS подключаетвыход к земле через своё внутреннее сопротивление, а транзистор PMOS в это времявыключен.

Сопротивление RON выхода имеет величину от 5 до 50 Ом в зависимости отразмеров транзисторов; эти размеры также определяют величину допустимого выходноготока.Типичная логическая ИС обладает отдельными цепями питания и земли для выходногодрайвера и для остальной части схемы (включая пре-драйвер). Это делается для того,чтобы обеспечить "чистое" напряжение питания, и таким образом уменьшить влияниешума и помех по шине земли на входные и выходные сигналы. Это особенно важно, т.к.обеспечиваемая конструктивно дополнительная устойчивость и совместимость микросхемнегативно влияет на характеристики драйверов входа/выхода, особенно при низкихнапряжениях питания.На рис.10.3 также изображены диаграммы-"столбики", на которых показаныминимальные и максимальные требуемые уровни входного и выходного напряжения,достоверно обеспечивающие высокий или низкий логические уровни.

Имейте в виду, чтодля ИС, выполненных по технологии КМОП, реальные уровни сигналов на выходеопределяются током нагрузки и внутренним сопротивлением RON выходных транзисторов.Для небольшой нагрузки уровень выходного логического сигнала очень близок к 0 В или+VDD. С другой стороны, логические пороги на входе определяются входной схемой ИС.На диаграмме-"столбике", соответствующем входу, имеется три части. Нижняя частьпоказывает диапазон входного сигнала, который воспринимается как низкий логическийуровень. В случае с ТТЛ-логикой с напряжением питания 5 В, этот диапазон будетсоответствовать значению напряжения от 0 В до 0.8 В.

Средняя часть показываетдиапазон входного напряжения, в котором уровень сигнала не воспринимаетсягарантированно как низкий или высокий. Верхняя часть соответствует входному сигналу,который воспринимается как высокий логический уровень. В случае 5-вольтовой ТТЛлогики, этот сигнал будет иметь напряжение от 2 до 5 В.Аналогичным образом, на "столбике", соответствующем выходу, имеется три части.Нижняя часть показывает возможное напряжение низкого логического уровня на выходе.Для микросхем ТТЛ с напряжением питания 5 В это напряжение составляет от 0 В до0.4 В.

Средняя часть диаграммы показывает некорректный уровень выходногонапряжения – устройство не должно выдавать сигнал такого уровня, за исключениеммомента перехода с одного логического уровня на другой. Верхняя часть "столбика"показывает допустимый диапазон напряжения для высокого логического уровня навыходе. Для 5-вольтовой ТТЛ- логики это напряжение находится между значениями 2.4 Ви 5 В.

Диаграммы не отражают 10% выбросы или провалы, которые также допустимы навходах в соответствии со стандартом.Сводка существующих логических стандартов с использованием подобных диаграммпоказана на рис. 10.4. Обратите внимание, что входные пороги обычной КМОП-логики(например, серии 4000), определяются как 0.3·VDD и 0.7·VDD. Однако большинствоизготовленных по технологии КМОП логических микросхем, которые используютсясегодня, совместимы по логическим порогам с микросхемами ТТЛ и LVTTL; эти порогитакже доминируют среди стандартов для цифровых сигнальных процессоров, работающихпри напряжении питания 3.3 В и 5 В. Обратите внимание, что для 5 В ТТЛ-логики и 3.3 ВLVTTL-логики пороги входного и выходного напряжения одинаковы. Разница только вверхней границе допустимого диапазона для сигнала высокого уровня.5aСТАНДАРТЫ ЛОГИЧЕСКИХ ПОРОГОВДЛЯ НИЗКОВОЛЬТНЫХ ЦИФРОВЫХ ИСНАПРЯЖЕНИЕ,В4.0IIOI = ВХОДO = ВЫХОДO3.3 В LVTTL3.53.0I2.5 В VCX2.5 В JEDECO2.5I2.0OIO2.5 В JEDEC выход(-1 мА)4.55 В ТТЛ2.5 В JEDEC вход5.05 В КМОП5V1.51.02.5 В VCX выход(-12 мА)2.5 В VCX вход3.3 В LVTTL выход(-2 мА)3.3 В LVTTL вход5 В ТТЛ выход(-2 мА)5 В ТТЛ вход5 В КМОП вход05 В КМОП выход(20 мкА)0.5Рис.