Списки вопросов в экзамену прошлых лет (Списки вопросов в экзамену прошлых лет.pdf)

Список вопросов к экзамену по курсу«Математические модели и методы логического синтеза СБИС»(осенний семестр 2015-2016 уч. года; группа 518/2;лектор – к.ф.-м.н., асс. Шуплецов М.С.)Часть I. Задача проектирования цифровых СБИС и связанные с неймодели дискретных управляющих систем1. Общие сведения о проектировании цифровых СБИС, средства автоматизациипроектирования. Основные стратегии проектирования цифровых СБИС.2. Методология проектирования на основе стандартных элементов (ячеек).Программируемые логические интегральные схемы. Системы на кристалле.3. Уровни абстракции при проектировании цифровых СБИС. Математическиемодели, используемые для описания различных уровней абстракции цифровойСБИС.

Комбинационные и последовательные схемы.4. Упрощенный маршрут проектирования современных цифровых СБИС.5. Меры качества разработки цифровых СБИС. Параметры, оптимизируемые припроектировании СБИС. Источники шума в СБИС, влияние шума на цифровыеСБИС.6. N- и P-канальные транзисторы, их проводимость.

Логические схемы НЕ, 2-НЕИЛИ и др. Передаточная характеристика по напряжению, запас устойчивости пошуму и поглощение шума на примере КМОП инвертора.7. Структура и функционирование КМОП-схемы общего вида, правильныекомбинационные КМОП- схемы.8. Синтез комбинационных КМОП-схем на основе структурного моделированияконтактных схем (КС), итеративно-контактных схем (ИКС) и схем изфункциональных элементов (СФЭ). Примеры и сравнительный анализ разныхтипов структурного моделирования (СФЭ, КС и ИКС).9. Связь между логическим и транзисторным уровнем, понятие о технологическойбиблиотеке.10.Представление об RC-схемах и их задержке, временной анализ транзисторныхсхем.

Логическая и транзисторная схемы асинхронной ячейки памяти(защелки), еефункционирование. Схема D-триггера и его связь с единичной задержкой.Часть II. Логическая оптимизация комбинационных логических схем11. Различные способы представления функций алгебры логики (ФАЛ) (таблицыистинности, формулы, двоичные решающие диаграммы, схемы изфункциональных элементов). Сравнение указанных представлений и ихограничения.12.

Комбинационные логические сети (КЛС). Задача оптимизации КЛС (различныепостановки задач, функционалы качества при оптимизации КЛС). Основные типыпреобразований КЛС: исключение, разложение, экстракция, упрощение иподстановка.13. Моделирование задержки на логическом уровне и задача оценки задержки КЛС.Ложные критические пути, примеры. Алгоритмы оптимизации задержки.14. Конъюнктивно-инверсные графы (And-Inverter Graphs (AIG)). Связь AIG со СФЭ вбазисе Поста. Структурное хэширование AIG. Основные типы преобразованияAIG.

Алгоритмы минимизации AIG.Часть III. Логическая оптимизация последовательных схем15. Общее описание автоматных моделей. Основные задачи. Структурная иповеденческая модель.16. Оптимизация последовательных схем на основе автоматных моделей. Задачиминимизации и кодирования состояний автомата.17.

Минимизация числа состояний детерминированного конечного автомата(ДКА).Теорема Мура и рекурсивное определение множества эквивалентных состояний.Алгоритм Хопкрофта.18. Синхронные логические схемы (СЛС). Связь СЛС со схемами из функциональныхэлементов и элементов задержки. Алгоритмы временной оптимизации СЛС(Retiming).Часть IV.

Привязка логической схемы к библиотеке19. Общая постановка задачи. Общая схема решения (этапы решения). Приведениесхемы(decomposition), разбиение схемы(partitioning), поиск соответствий(matching),поиск оптимального покрытия(covering).20. Поиск структурных соответствий (structural matching). Постановка задачи.Рекурсивный алгоритм поиска структурных соответствий.21. Задача поиска подстроки в строки. Алгоритм Ахо-Корасик. Кодирование деревьевпри помощи строк.

Поиск структурных соответствий при помощи алгоритма АхоКорасик.Литература1. Ложкин С.А. Лекции по основам кибернетики. — М.: Изд. Отдел ф-та ВМиК МГУ,2004. — 256 с.2. Ж.М. Рабаи, А. Чандракасан, Б. Николич Цифровые интегральные схемы.Методология проектирования. – Вильямс, 2007.3. Brayton R.K., Logic Synthesis. — Univ. of California, Berkeley, 2000.4.

Hatchel G.D., Somenzi F. Logic Synthesis and Verification Algorithms. – KluwerAcademic Publishers, 2002.5. Giovanni De Micheli Synthesis and Optimization of Digital Circuits. – McGraw-HillScience/Engeneering/Math, 1994..