Задача проектирования цифровых СБИС и связанные с ней модели дискретных управляющих систем (Задача проектирования цифровых СБИС и связанные с ней модели дискретных управляющих систем.pdf)

Математические модели и методылогического синтеза СБИСОсень 2015Лекция 1План лекции• Общие сведения о проектировании цифровых СБИС, средстваавтоматизации проектирования. Основные стратегиипроектирования цифровых СБИС.• Методология проектирования на основе стандартныхэлементов (ячеек). Программируемые матрицы логическихэлементов (ПЛИС).

Системы на кристалле.• Уровни абстракции при проектировании цифровых СБИС.Математические модели, используемые для описанияразличных уровней абстракции цифровой СБИС.Комбинационные и последовательные схемы.• Упрощенный маршрут проектирования современных цифровыхСБИС.• Меры качества разработки цифровых СБИС. Параметры,оптимизируемые при проектировании СБИС. Источники шума вСБИС, влияние шума на цифровые СБИС.Общие сведения опроектировании цифровых СБИСЛекция 1Сверхбольшая интегральная схемаЭлементная база цифровыхинтегральных схем (ИС)Производство интегральных схемЗакон МураГордон Мур (1965 г.) – удвоение числа транзисторов на интегральнойсхеме будет происходить каждые два года.Фундаментальные ограничения• Транзисторы и провода имеют конечныеразмеры• Транзисторы можно расположить только в2-х и 3-х мерном пространстве• Скорость света ограниченаСредства автоматизациипроектирования цифровых СБИС• Современные СБИС невозможноспроектировать вручную• Нужны специальные программы дляавтоматизации различных этаповпроектирования СБИС• При этом требуется как пониманиевозникающих при этом математическихзадач, так и особенностей технологийпроизводства СБИСОсновные стратегиипроектирования цифровых СБИСЛекция 1Основные стратегии проектированияцифровых СБИС• Заказное проектирование– Все основные элементы ИС проектируютсяиндивидуально и вручную– Высокая стоимость• Полу-заказное проектирование– Использование заранее спроектированных элементов(IP-блоки, библиотечные элементы)– Использование средств автоматизации– Дополнительные ограничения на различных этапахпроектирования• Программируемые ИС– Все основные элементы ИС заранее спроектированы– Возможность настраивать устройство во время работыи/или на этапе проектированияМетодология проектирования на основестандартных ячеекМетодология проектирования на основестандартных ячеекПрограммируемые матрицы логическихэлементов (ПЛИС)Программируемые матрицы логическихэлементов (ПЛИС)Системы на кристаллеУровни абстракции припроектировании цифровых СБИСЛекция 1Уровни абстракции припроектировании цифровых СБИССистемный уровеньΣАвтоматный (поведенческий) уровеньзϕЛогический (схемный) уровеньТранзисторный уровеньУровень топологииСистемный уровеньПоведенческий уровеньab cinFull Adder`timescale 1ns / 1psmodule FullAdder (input a,input b,input cin,output s,output cout );assign {cout,s} = a + b + cin;scoutendmoduleЛогический (схемный) уровень`timescale 1ns / 1psmodule FullAdder (input a,input b,input cin,output s,output cout );// wires (from ands to or)wire w1, w2, w3;// carry-out circuitryand( w1, a, b );and( w2, a, cin );and( w3, b, cin );or( cout, w1, w2, w3 );// sumxor( s, a, b, cin );endmoduleТранзисторный уровеньУровень топологииКомбинационная и последовательнаялогикаУпрощенный маршрутпроектирования цифровых СБИСЛекция 1Упрощенный маршрутпроектированияСпецификация системыENTITY test isport a: in bit;end ENTITY test;Проектирование архитектурыФункциональное проектированиеФункциональное проектированиеЛогическое проектированиеDRCLVSERCФизическое проектированиеВерификация топологииИзготовлениеКорпусирование и финальное тестированиеМеры качества разработкицифровой интегральной схемыЛекция 1Метрики проектирования• Как оценить «качество» проектируемойинтегральной схемы?– Цена– Надежность– Скорость/производительность(задержка,частота работы)– ЭнергопотреблениеНадежность• Шум(noise) – нежелательные изменениянапряжений и токов в логических узлах.Индуктивная связьЕмкостная связьШум в цепях питания и землиНадежность• Схема должна корректно работать приналичии «аналогового» шума– Вентиль может быть невосприимчив к«малым» шумам– Вентиль может подавлять шум• В цифровой схеме дискретные значения 0 и1 отображаются на некоторые диапазонызначений напряжения.Передаточная характеристикаинвертора по напряжениюЗапас устойчивости по шумуЗапас устойчивости по шуму• NML – запасустойчивости пошуму низкогонапряжения• NMH – запасустойчивости пошуму низкогонапряженияВыход вентиляКаскад МВход вентиляКаскад М+1Свойство регенеративности• Цепочка инверторов• Результат моделированияСвойство регенеративностиРегенаративный вентильНерегенеративный вентильРазветвление вентилейИдеальный цифровой вентильПример: n-МОП инвертор 1970-хгодовVOH = 3,6 BVOL = 0,4 BVIL = 0.6 BVIH = 2.3 BNMH = VOL – VIH = 1,3 BNML= VIL – VOL = 0,2 BПроизводительность:Определение задержкиЗадержка разветвленногоинвертора• Необходим способ «грубой» оценкизадержки независимый от особенностейтехнологии производства схемы• Метрика: инвертор с ветвлением выхода 4RC-схемы первого порядка• Открытый транзистор – RC-схема следующего вида:• Функция u(t) удовлетворяет дифференциальному уравнениюtd ( E  u (t ))1( E  u (t ))  u (t )  E (1  e RC )dtRC• Таким образом, задержка транзистора – время, за которое потенциалu(t) достигает порогового значения, - пропорциональна RC.Моделирование проводников припомощи RC-схемЗадержка цепи из nдискретныхсопротивлений иемкостейпропорциональна n2,то есть квадрату еедлиныНепрерывный проводник слинейной плотностью емкости c илинейной плотностьюсопротивления r 2Q( x, t ) 1 Q0 2xrc tуравнение теплопроводности,задержка пропорциональна x2ЭнергопотреблениеМетрики связанные сэнергопотреблением• Мощность-задержка – объединеннаяметрика, которая представляетпроизведение рассеиваемой мощности назадержку.• Эта метрика часто приводит к тому, чтополученный вентиль имеет большуюзадержку.• Энергия-задержка (EDP): EDP = (Pave*tp) * tpЭнергопотребление транзистора• Напряжение на CL установится на уровне VDD• Заряд на конденсаторе равен CL*VDD• Таким образом, энергия равна QVDD = (CLVDD)VDDЭнергопотребление транзистораПолевые транзисторы, принципих работы и устройство•p-канальный МОП-транзистор;Проводит от u к v и обратнотогда и только тогда, когда назатворе w – низкий потенциал(“0”).•n-канальный МОП-транзистор;Проводит от u к v и обратно,тогда и только тогда, когда назатворе w – высокий потенциал(“1”).Полевые транзисторы, принципих работы и устройствоПростейшие логические схемы наКМОП-транзисторахСтруктура комбинационныхКМОП-схемПравильные комбинационныеКМОП-схемы• Потенциал “1” в вершине u в моментвремени t формируется тогда и толькотогда, когда к этому моментусформировались: цепь C из “1” в u,состоящая из открытых p-транзисторов, исечение S, состоящее из закрытыхтранзисторов p- и n- типа, котороеотрезает u от “0”.

Аналогичным образомв вершине u формируется потенциал “0”.• КМОП-схема Σ – правильнаякомбинационная схема, если на любомнаборе значений входных переменных Σ впроцессе её функционирования в любойуправляющей или выходной вершине Σтаким образом будет сформирован одиниз потенциалов “0” или “1”.Некоторые классы «неправильных»комбинационных КМОП-схемXiСхема с проблемами переключенияДифференциальная каскоднаялогика переключения напряжения(Differential Cascode Voltage SwitchLogic(DCVSL))XiСхема с нагрузочным транзисторомСтандартизированная логика(ratioed logic).