4. Синхронные логические схемы, временной анализ схем (Семинары)
Описание файла
Файл "4. Синхронные логические схемы, временной анализ схем" внутри архива находится в папке "Семинары". PDF-файл из архива "Семинары", который расположен в категории "". Всё это находится в предмете "математические модели и методы синтеза сбис" из 6 семестр, которые можно найти в файловом архиве МГУ им. Ломоносова. Не смотря на прямую связь этого архива с МГУ им. Ломоносова, его также можно найти и в других разделах. .
Просмотр PDF-файла онлайн
Текст из PDF
Математические модели и методылогического синтеза СБИСОсень 2015План семинара• Понятие о синхронных схемах• Основы временного анализа логическихсхем• Лабораторная работа – проектированиесинхронных логических схем.Синхронные последовательныесхемыВходыВыходыКомбинационнаялогикаТекущеесостояниеРегистрыQDСинхронизирующий сигналСледующеесостояниеСинхронные последовательныесхемыВременные метрикипоследовательных схем• Время установки(tsu) – временной интервал, втечение которого входные данные (D) должныоставаться стабильными до тактовогоперехода• Время удержания(thold) – временной интервал,в течение которого данные должны оставатьсястабильными после фронта синхроимпульса• tc-q – наихудшая задержка распространения• tplogic – наибольшая задержка распространениялогики• Такт(clock period) T > tc-q + tplogic + tsuВременные метрикипоследовательных схемCLKtsuDttholdДанныедействительныttc-qQДанныедействительныtУправление тактовой частотой вПЛИС• Фазовая подстройка частоты (англ.
Phaselock loop, PLL).