Микропроцессорные устройства РТС и их программное обеспечение, страница 7

4.1), используютсявся 16-разрядная шина адреса и управляющие сигналы ЧТ.ЗУ и ЗП.ЗУ, формируемые системнымконтроллером СК. При этом для обмена данными между МП и памятью используется значительноеколичество команд микропроцессора.Для адресации же внешних устройств используются только 8 разрядов шины адреса и сигналы управленияЧТ.ВУ и ЗП.ВУ. Для обмена данными между МП и ВУ используются только две специальные команды INADR - ввод данных и OUT ADR - вывод данных, реализующие обмен данными только через аккумуляторМП. Такая процедура обмена снижает общую производительность системы, так как для обмена даннымимежду ВУ и памятью потребуется дополнительно использовать несколько команд, обеспечивающихсохранность содержимого аккумулятора до начала обмена с ВУ и восстановление ее после обмена.Рис.

4.1Единственное достоинство интерфейса с раздельными шинами является использование всей шины адресадля адресации памяти, что позволяет построить модуль памяти максимального объема. Напомним, что 16разрядная шина адреса позволяет адресовать 64 К ячеек памяти.Интерфейс с совмещенными адресными шинами.Интерфейс этого типа позволяет использовать всю шину адреса как для адресации памяти, так и дляадресации внешних устройств. Для краткости его называют интерфейсом с общей шиной. Очевиднымдостоинством интерфейса с общей шиной является возможность использования при обмене данными междуВУ и МП всех команд, используемых для обмена с памятью.

Возможна и модификация интерфейса с общейшиной, когда один разряд шины адреса (например, старший разряд А15) используется для разделенияобращения к памяти или к ВУ (рис. 4.2). Формирование управляющих сигналов для обращения к ВУвозможно с использованием сигналов ПМ и ВД микропроцессора и разряда А15 шины адресаРис. 4.2Главным достоинством интерфейса с общей шиной является возможность расширения набора команд дляобращения к ВУ, что позволяет повысить производительность систем за счет сокращения требуемых дляобмена команд программы. Нетрудно заметить,, что интерфейс с общей шиной позволяет увеличитьколичество адресуемых ВУ, но сокращает объем прямоадресуемой памяти.

Однако этот недостатокинтерфейса можно преодолеть за счет некоторого усложнения дешифрирующих схем и организации,например, страничной адресации, часто используемой в макро- и Микро-ЭВМ.Структура интерфейса МК.Несмотря на функциональное различие, внутренние интерфейсы используют один и тот же прием выбораадресуемого устройства - декодирование адресного кода. На рис.

4.3 изображена совмещеннаяфункциональная схема внутреннего (для обращения к памяти) и внешнего (для обращения к ВУ)интерфейсов. В обоих случаях дешифратор используется для одинаковой цели - декодировать адресный кодна его входе и с помощью активного уровня выходного сигнала обеспечить выбор адресуемого устройства.Различие схем дешифрации определяется разрядностью шины адреса, принципиальной схемойдешифратора и, конечно, адресом устройства.Объем блока памяти определяется разрядностью его микросхем. Так, если для адресации ячеек памятитребуется К разрядов, то 16-К разрядов 16-разрядной шины адреса могут быть использованы для адресацииразличных блоков памяти системы. Чаще всего для этой цели используются старшие разряды шины адреса.Выходные сигналы дешифратора подаются на вывод ВК (выбор кристалла) микросхемы памяти.Структура внешнего интерфейса имеет некоторые отличия. Кроме дешифратора ДШ, интерфейс содержитбуферные регистры БР для временного хранения данных.

Буферные регистры служат в качестве «ворот»,через которые осуществляется обмен данными между МП и ВУ, часто называются портами ввода-вывода.Для организации порта вывода необходим управляющий сигнал, определяющий номер (или адрес) порта, атакже системный управляющий сигнал, определяющий направление передачи информации. Как показано нарис. 4.3, на вход буферных регистров поступает управляющий сигнал ЧТ.ВУ, что определяет порт 1 и порт 2как порты ввода. Напротив, порт 3 и порт 4 являются портами вывода, так как на входе их буферныхрегистров БРЗ и БР4 подключён управляющий сигнал ЗП.ЗУ.

Разрядность буферных регистров может бытьсогласована с разрядностью шины данных, но может и отличаться от нее. В последнем случае при вводеданных в МП через шину данных программными средствами необходимо очистить неиспользованныеразряды.Рис. 4.3Если разрядность выходного кода ВУ больше разрядности шины данных, то для формирования словаданных, поступающего из ВУ, также необходимо использовать несколько дополнительных команд. 1Заметим, что наряду с главной функцией буферного регистра - временное хранение данных - онодновременно используется и как усилитель мощности, что упрощает согласование шины данныхмикроконтроллер с низкоомным выходом внешнего устройства. В некоторых случаях порты ввода-выводамогут не содержать буферных регистров.

Тогда они строятся на основе шинных формирователей, и этонеобходимо учитывать при разработке программного обеспечения системы.Алгоритм функционирования интерфейса сводится к следующему. При выполнении команды обращения кВУ на шине адреса МП выставляет адрес ВУ. Дешифратор дешифрирует адресный код, и соответствующимсигналом с выхода ДШ подготавливаются цепи"; приема данных. В следующем такте команды данныепередаются из МП в адресуемый буферный регистр и управляющим сигналом ЗП.ВУ записываются ввыбранный БР, после чего они становятся доступны ВУ.Взаимосвязь микропроцессора и ВУ упрощается благодаря использованию специальных интерфейсныхБИС-адаптеров, обеспечивающих различные способы обмена данными.Последовательный интерфейсВсе разновидности рассмотренных интерфейсов относятся к классу параллельных интерфейсов, когда обменданными между микропроцессором и ВУ осуществляется параллельным кодом, который характеризуетсятем, что все его разряды передаются одновременно.

Например, при обмене 8-разрядным параллельнымкодом одновременно по восьми линиям связи передаются все восемь разрядов цифрового кода. Еслипредставить, что источник цифрового кода находится от контроллера технологического процесса назначительном расстоянии, то для передачи сообщения потребуется значительное количество линий связи.При значительных расстояниях стоимость линий связи и устройств согласования существенно сказываетсяна стоимости системы в целом.Последовательный интерфейс позволяет сократить затраты, так как для передачи данных используется одналиния связи, по которой каждый бит цифрового кода пересылается последовательно..

Для преобразованияпараллельного цифрового кода в последовательный используются специальные схемы, построенные на базесдвиговых регистров, тактируемых импульсными последовательностями определенной частоты. Каждымтактовым импульсом параллельный цифровой код сдвигается на одну позицию, которая поступает на линиюсвязи. Таким образом, параллельный цифровой код превращается в последовательность импульсовстандартных уровней. Помимо полезной информации последовательная „посылка дополняется служебнойинформацией, позволяющей определить начало и конец передаваемых данных.Скорость обмена через последовательный интерфейс измеряется в битах в секунду или в бодах и можетизменяться от нескольких десятков до нескольких тысяч бит/с.

Обмен данными с ВУ черезпоследовательный интерфейс может осуществляться в синхронном и асинхронном режимах. Отличие этихдвух режимов заключается в количестве служебной информации, сопровождающей каждуюпоследовательную посылку данных. Формат последовательной посылки данных изображен на рис. 4.4.В синхронном режиме (рис. 4.4, а) перед началом передачи данных передается один или два синхросимвола,после чего без перерыва передается последовательность данных фиксированной разрядности (обычно 5 или8 бит).Рис.

4.4В асинхронном режиме (рис. 4.4,б) перед началом передачи каждого слова данных передается стартовыйбит, после которого передаются 5 или 8 бит слова данных. В конце слова данных передаются 1 разрядчетности и 1 или 2 разряда останова, устанавливаемых в уровень лог. «1». Такая служебная информациясопровождает каждое слово данных, поэтому скорость передачи данных через последовательный интерфейсв асинхронном режиме существенно ниже, чем в синхронном режиме.Интерфейс для последовательного обмена данными обычно реализуется на базе специализированных БИС.Например, БИС КР580ВВ51 - универсальный программируемый приемопередатчик УСАПП - выполняет всенеобходимые процедуры преобразования параллельного кода в последовательный в режиме передатчика ипреобразование последовательного кода в параллельный в режиме приемника.

Обмен данными между ВУ иМП осуществляется через шину данных системы. Данные от микропроцессора через шину данныхпоступают в УСАПП, преобразуются в последовательный код с добавлением служебной информации ипередаются к ВУ через линию связи. В обратном направлении данные из ВУ через линию связи поступаютна вход приемника УСАПП, преобразуются в параллельный код и с помощью управляющих сигналов черезшину данных передаются в микропроцессор.Синхронный последовательный интерфейс (SPI). Характеристики, особенности применения.SPI (англ. Serial Peripheral Interface, SPI bus — последовательный периферийный интерфейс, шина SPI) —последовательный синхронный стандарт передачи данных в режиме полного дуплекса, разработанныйкомпанией Motorola для обеспечения простого и недорогого сопряжения микроконтроллеров и периферии.SPI также иногда называют четырёхпроводным (англ.