Функционирует блок управления доступом к моноканалу следующим образом:

Приёмопередатчик прослушивает моноканал и при обнаружении заголовка кадра загружает в регистр данные, следующие после заголовка до концевика кадра, и устанавливает единичное значение в служебной части кадра, если станция имеет пакет на передачу. В декодер кадров поступает служебная информация принятого кадра. Декодер кадров сравнивает приоритет своей станции с наивысшим приоритетом и выдает результат в блок управления сигналом С1. Блок управления анализирует сигнал С1 и выдаёт команду С5 если приоритет станции является наивысшим, С2 станция хочет принять данные. С4 сигнализирующий о наличии готовых к передаче данных во входном буфере. Сигнал С6 поступает в блок памяти при инициализации блока управления доступом, т.е. при записи в блок памяти собственного адреса, который нужен для формирования кадра. СЗ - если станция хочет принять пакет.

3. Разработка функциональной схемы

3.1. Структура кадра данных

Прежде чем разрабатывать функциональную схему блока управления доступом к моноканалу необходимо определить структуру кадра данных. Вид кадра данных представлен на рисунке 5.

ПНК

Служ.инф.

АП

АПР

Данные

ПКК

Рис. 5. Структура кадра данных

ПНК - признак начала кадра, ПКК - признак конца кадра, АП - адрес передатчика, АПР - адрес приемника

3.2. Буфер данных.

Буферирование магистральных сигналов применяется для электрического согласования и выполняет две основные функции: электрическая развязка (для всех сигналов) и передача сигналов в нужном направлении (только для двунаправленных сигналов). Это первая и наиболее очевидная интерфейсная функция любого УС. Иногда с помощью буферирования реализуется также мультиплексирование сигналов. Для буферирования наиболее часто используются микросхемы мигистральных приемников, передатчиков, приемопередатчиков, называемые также нередко буферами или драйверами.

Буфер данных (рис. 6) представляет собой два регистра: регистр приёма и регистр передачи. В регистр приёма загружаются данные по команде «принять» блока управления. В регистр передачи загружаются данные для передачи в сеть по внешней команде «загрузить».

Рис. 6. Функциональная схема буфера данных.

3.3. Блок памяти.

Рис. 7. Функциональная схема БП.

Блок памяти (рис. 7) хранит адрес станции-отправителя, т.е. текущей станции, адрес станции-приёмника. Адрес станции-отправителя загружается при инициализации сетевого адаптера, в состав которого входит блок управления доступом к моноканалу. Адрес станции-приёмника загружается при наличии данных в ЭВМ для передачи,

3.4. Блок формирования кадра

Рис. 8. Функциональная схема БФК.

Блок формирования кадра (рис. 8) состоит из четырех регистров. Регистры адреса включаются на загрузку по команде «сформировать кадр данных» и на их вход данных поступают адреса станции-отправителя и станции-приёмника, а также приоритет станции. Регистр данных загружается данными для передачи по команде «сформировать кадр данных».

3.5. Декодер кадров

Декодер кадров (рис. 9) работает следующим образом: если станция хочет принять сигнал «готов принять» устанавливается в единицу и разрешает работу схемам сравнения СС1 и СС2. Адреса станции-отпревителя и станции-приёмника поступают на схемы сравнения СС1 и СС2, на вторые входы схем сравнения подаются адреса из блока памяти. Если А1 равен собственному адресу станции, то на выходе СС1 появляется 1. Это значит что кадр прошёл по кольцу и вернулся к станции-отправителю. Если А2 равен собственному адресу станции, то на выходе СС2 появляется 1. Это значит что кадр адресован этой станции. Если ни на одном из выходов схем сравнения не установилась 1, т.е. А1 и А2 не равны собственному адресу станции, то это значит, что кадр адресован другой станции. Сигнал «готов передать» разрешает работу схемы сравнения ССЗ, и если приоритет станции оказался наивысшим, то происходит передача пакета в моноканал.

Рис. 9. Функциональная схема декодера кадров.

3.6. Блок управления

Блок управления (рис. 10) получает сигналы от декодера кадров и входного буфера и формирует управляющие сигналы в зависимости от комбинации входных сигналов.

Рис. 10. Функциональная схема блока управления.

4. Выбор и обоснование элементов схемы

Принципиальная схема блока управления доступом к моноканалу представлена в приложении. Согласно заданию использованы интегральные микросхемы ТТЛ логики. Применены следующие ИС серии 555:

• Логические элементы ЛА4, ЛИ1, ЛЕ1, ЛА12, ЛН1;

• Счётчики ИЕ8;

• Регистры ИР18, ИР22;

• Триггеры;

• Схема сравнения СП1.

Рассмотрим эти элементы более подробно.

4.1. Логические элементы.

Микросхемы типа ЛА выполняют логическую функцию «И-НЕ», а ИС типа ЛИ - логическую функцию «И». Условные обозначения и цоколёвки микросхем типа ЛА и ЛИ показаны на рис. 11.

Рис.11. Условные обозначения и цоколёвки микросхем типа ЛА12 ,ЛА4 и ЛИ1.

Микросхемы типа ЛЕ выполняют логическую функцию «ИЛИ-НЕ», микросхемы типа ЛН представляют собой инверторы и выполняют логическую операцию «НЕ». Их условные обозначения и цоколёвка представлены на рис.12.

Рис.12. Условные обозначения и цоколёвки микросхем типа ЛЕ1 и ЛН1.

4.2. Регистры.

Микросхема ИР18 представляет собой шестиразрядный параллельный регистр с D-триггерами и буферными входами разрешения записи данных ЕI. Если на вход EI подано напряжение низкого уровня, то данные с входов D будут загружены в регистр при поступлении положительного перепада тактового импульса на вход С.

Микросхема ИР22 - это восьмиразрядный регистр на D-триггерах. Регистр снабжён выходными буферными усилителями, имеющими третье z-состояние, которое можно установить с помощью с помощью вывода разрешения ЕО, если подать на него напряжение высокого уровня.

Если на вход РЕ подать напряжение низкого уровня, разрешается запись в регистр нового восьмиразрядного кода. Условные обозначения и цоколёвки регистров ИР18 и ИР 22 представлены на рисунке 13.

4.3- Схема сравнения.

Микросхема СП1 - это схема сравнения двух четырёхразрядных чисел (компаратор). Ее условное обозначение и цоколевка показаны на рисунке 14. Она имеет 11 входов: четыре пары (восемь входов) из них принимают по два четырёхразрядных числа А0...A3 и В0...ВЗ, а три входа I(А<В), I(A=B), I(A>B) необходимы для увеличения ёмкости схемы (соединение нескольких ИС типа СП1). Компаратор имеет три выхода: А>В, А=В, А<В. Условное обозначение микросхемы СП1 представлено на рисунке 14.

5. Разработка принципиальной схемы

Принципиальная схема блока управления доступом к моноканалу разработана на основе функциональной схемы. Рассмотрим некоторые части схемы.

Схема сравнения необходима для сравнения адресов в адресных частях кадра и собственного адреса станции. Т.к. количество станций в кольце равно 25, необходимо пять разрядов для адреса, т.е. нужно использовать пятиразрядные счётчики. Но пятиразрядных микросхем сравнения ТТЛ логики промышленность не выпускает. Необходимо каскадное включение четырёхразрядных схем сравнения (рис. 15).

В остальном разработка принципиальной схемы сводится к переходу от функциональной схемы к принципиальной путём подбора конкретных микросхем ТТЛ логики, учитывая необходимую и реальную разрядность микросхем.

6. Заключение

В результате курсовой работы была разработана схема блока управления доступом к моноканалу методом циклического опроса с приоритетами. Кольцевая топология имеет свои особенности при выборе метода управления обменом. Важным фактором является то, что любой пакет, посланный по кольцу, последовательно пройдя всех абонентов, через некоторое время возвратится в ту же точку (топология замкнутая). Здесь нет одновременного распространения сигнала в две стороны, как в «шине». Для управления обменом в сети типа «кольцо» обычно выбирают специфические методы, в наибольшей степени соответствую­щие именно особенностям «кольца»: маркерный метод управления, метод кольцевых сегментов. Собственно говоря метод циклического опроса с приоритетами уже давно не используется.

7. Литература

1. Овчинников В.В., Рыбин И.И., «Техническая база интерфейсов локальных вычислительных сетей».

2. С.А. Аничкин, С.А. Белов и др. под редакцией И.А. Мизина. «Протоколы информационно-вычислительных сетей. Справочник». М: Радио и Связь, 1990, 504 стр.

3. М.И. Богданович, И.Н. Грель, С.А. Дубина и др. «Цифровые интегральные микросхемы. Справочник». Издание второе, переработанное и дополненное. М:Полымя, 1996 г., 605 стр.

2