43624 (Шина INTEL ISA), страница 2

(см.описание AEN в разделе 7.1). Кроме того, циклы передачи ПДП не могут

выполняться, так как контроллер ПДП имеет канал, который разрешил активный

захват шины; другие каналы ПДП не могут быть задействованы, пока не потеряет

активность канал, задействованный при захвате шины платой расщирения.

ПРИМЕЧАНИЕ

Программное обеспечение, поставляемое с платой расширения, должно

инструктировать основной ЦП на программирование специального канала ПДП в режиме

каскада. Канал ПДП должен программироваться в каскадном режиме для того, чтобы

связанная с ним плата расширения стала задатчиком шины.

ПРИМЕЧАНИЕ

Платы расширения начинают все доступы как 16-разрядные. Если не разрешены MCS16*

или IOCS16*, то цикл заканчивается как 8разрядный. Устройство обмена байтами на

основной плате пропустит 8-разрядный байт через А и А, как

установлено SBHE* и А0.

Более полная информация представлена в разделе 6.4.

ВНИМАНИЕ!

Плата расширения, которая становится задатчиком шины, должна приводить в

действие линию MEMREF* каждые 15 мксек для запроса контроллеру регенерации на

выполнение цикла регенерации. Контроллер регенерации выполняет цикл, задействуя

линии адреса, линии команды и управляя линией IOCHRDY, а плата расширения

приводит в действие линию MEMREF* и сохраняет состояние захвата шины. Плата

расширения должна быть ответственна за запрос цикла регенерации, так как

контроллер регенерации не может захватить шину, если контроллер ПДП является

захватчиком шины. Помните, что плата расширения становится захватчиком шины,

частично получив эту возможность от контроллера ПДП, который является активным и

косвенным владельцем шины.

В табл. 5.3 показаны источники сигналов линий, которые являются запускающими или

принимающими, когда плата расширения является владельцем шины. Она определяет

также тип драйвера.

Примечание к табл. 5.3.: основной ЦП = PRI, плата расширения = ADD, контроллер

ПДП = DMA, контроллер регенерации = REF, память основной платы = MEM, ввод/вывод

основной платы =IO, TTL = = К1533 или К555, OC - открытый коллектор и TRI -

приемники/передатчики с тремя состояниями.

"-" указывает на то, что соответствующая линия не разрешена или не

контроллируется источником.

"x"-игнорируется. Источник может разрешить сигнал, но он будет игнорироваться

другими источниками.

(1) DRQ# может быть запущен, но не воспримется, пока контроллер ПДП является

задатчиком шины.

(2) Принят основным ЦП через контроллер прерываний и задействуется по усмотрению

основного процессора, когда он является задатчиком шины.

(3) Этот сигнал должен контроллироваться постоянно и при разрешении немедленно

восприниматься.

(4) Всегда принимается устройством обмена байтами данных.

(5) Приводится в действие источниками основной платы, если адрес находится в

первом Mбайте адресного пространства и есть сигнал или MRDC* или MWTC*.

(6) Запускаются на разрешеный уровень аппаратными средствами основной платы на

весь цикл.

Режим прямого доступа к памяти или вводу/выводу

Плата расширения может находиться в режиме ПДП только, когда контроллер ПДП

является владельцем шины. Режим ПДП к памяти позволяет передавать данные между

другими источниками ввода/вывода и памятью платы расширения. Режим ПДП к

вводу/выводу позволяет передавать данные между памятью и вводом/выводом платы

расширения квитированием линий запроса ПДП и подтверждения ПДП. Плата

расширения, которая отвечает как 8-разрядный или 16-разрядный источник

ввода/вывода, должна использовать 8- и 16-разрядные каналы ПДП соответственно.

Плата расширения может поддерживать как режим ПДП к памяти, так и режим ПДП к

вводуа/выводу одновременно, при которых данные будут передаваться между памятью

и вводом/выводом платы расширения.

Состояние линий сигнала платы расширения, когда контроллер ПДП является

владельцем шины, рассматривается в таблице 5.2.

ВНИМАНИЕ!

Специального рассмотрения заслуживают те случаи, когда контроллер ПДП выполняет

цикл передачи между 8-разрядным источником ввода/вывода и 16-разрядным

источником памяти платы расширения. Вопервых, платы расширения знают, что

передача выполняется с 8разрядным источником ввода/вывода из-за SBHE* и А0.

Во-вторых, когда осуществляется запись в память, устройство обмена байтами на

основной плате помещает байт либо на D либо на D; плата

расширения должна контролировать SBHE* и А0 для определения, какие из линий

данных содержат правильный байт. В-третьих, при считывании памяти устройство

обмена байтами на основной плате будет пропускать байт с D на

D, когда требуется. Плата расширения должна контролировать SBHE* и А0

для управления установкой в третье состояние D для предупреждения

столкновений с буфером.

Плата расширения может представлятьсобой 16-разрядный источник памяти при

передаче ПДП для источников ввода/вывода 8или 16-разрядных данных. Плата

расширения должна быть 8-разрядным источником памяти при передаче ПДП, если

источник ввода/вывода только 8-разрядный.

Внимания заслуживает также цикл передачи ПДП, который производит запись в

источник памяти, из платы расширения, которая представляет собой 8-разрядный

источник ввода/вывода. Если плата расширения установлена в место [8/16], то она

должна установить линии D в третье состояние. Они устанавливаютя в

третье состояние для предупреждения столкновений буфера с устройством обмена

байтами на основной плате, когда оно пропускает младший байт на старший во время

цикла передачи.

Более полная информация содержится в разделе 6.4.

ВНИМАНИЕ!

Когда контроллер ПДП является владельцем шины он игнорирует сигнал SRDY*; таким

образом, плата расширения не может обеспечивать быстрые передачи ПДП с ОЗУ.

Режим обращения к памяти или вводу/выводу

Плата расширения может рассматриваться как источник памяти или ввода/вывода,

когда основной ЦП или другая плата расширения является захватчиком шины.

ВНИМАНИЕ!

Необходимо рассматривать специальные случаи, когда плата расширения находится в

месте [8/16] и отвечает во время цикла доступа как 8-разрядный источник памяти

или ввода/вывода. Когда источник платы расширения считывается, устройство обмена

байтами на основной плате поместит байт либо на D либо на D

для обеспечения 16-разрядных данных задатчика шины. Плата расширения должна

обеспечить третье состояние на линиях D, так как эти линии приводятся в

действие устройством обмена байтами на основной плате.

Более полная информация приводится в разделе 6.4.

ВНИМАНИЕ!

Когда некоторые платы расширения являются задатчиками шины, они игнорируют

сигналы IOCHRDY или SRDY* и выполняют стандартный цикл 8- или 16-разрядной

памяти. Любая плата расширения,которая возвращает сигналы IOCHRDY или SRDY* на

плату расширения, как это делается с основным ЦП, должна определить, может ли

плата расширения-задатчик шины поддерживать эти линии.

В табл. 5.1 и 5.3 показаны источники сигналов линий, которые являются

запускающими или принимающими, когда плата расширения находится в режиме

обращения к памяти или вводу/выводу и главный ЦП или другая плата расширения

(отмеченная как ADDX) являются задатчиком шины соответственно. Они определяют

также тип драйвера.

Режим сброса

Плата расширения входит в режим сброса всякий раз, когда разрешен RSTDEV,

независимо от того, в каком другом режиме она находилась. Все сигналы с тремя

состояниями шины платы расширения установиться в третье состояние, и все сигналы

с открытым коллектором должны быть отключены в течение 500 нсек длительности

разрешенного RSTDEV. Плата должна завершить инициализацию в течение 1 мсек

длительности разрешенного сигнала RSTDEV и быть готовой к нормальной работе

шины. Нормальная работа шины начинается немедленно после отключения сигнала

линии RSTDEV.

5.4 КОНТРОЛЛЕР РЕГЕНЕРАЦИИ

Контроллер регенерации выполняет цикл чтения по специальному адресу для

регенерации динамического ОЗУ основной платы или плат расширения. Каждые 15

мксек контроллер регенерации пытается захватить шину для выполнения цикла

регенерации. Если задатчиком шины в данный момент является основной ЦП, то

владение шиной передается контроллеру регенерации. Если плата расширения в

данный момент является задатчиком шины, то контроллер регенерации будет

выполнять цикл регенерации только если плата расширения разрешает линию MЕMREF*.

Если контроллер ПДП является задатчиком шины, то до передачи контроллером ПДП

управления шиной никакие циклы регенерации не могут быть выполнены.

Когда выполняется цикл регенерации, контроллер регенерации приводит в действие

линии адреса А с одним из 256 адресов регенерации. Другие линии адреса

неопределены и должны устанавливаться в третье состояние источниками, которые

могут возбуждать их. Цикл представляет собой цикл доступа нормального типа или

типа готовности при разрешенных MEMR* и MRDC*.

ВНИМАНИЕ!

Цикл регенерации должен выполняться каждые 15 мксек для доступа ко всем адресам

динамического ОЗУ каждые 4 мсек. Если это не происходит, данные в ОЗУ могут быть

потеряны.

В табл. 5.4.1 и 5.4.2 показаны источники сигналов линий, которые являются

запускающими или принимающими для цикла регенерации, когда контроллер

регенерации или плата расширения является владельцем шины соответственно. Они

определяют также тип драйвера.

Примечание к табл. 5.4.1.: основной ЦП = PRI, плата расширения = ADD, контроллер

ПДП = DMA, контроллер регенерации = REF, память основной платы = MEM, ввод/вывод

основной платы =IO, TTL = = К1533 или К555, OC - открытый коллектор и TRI -

приемники/передатчики с тремя состояниями.

"-" указывает на то, что соответствующая линия не разрешена или не

контроллируется источником.

"x"-игнорируется. Источник может разрешить сигнал, но он будет игнорироваться

другими источниками. _

(1) DRQ# может быть запущен, но не воспримется, пока контроллер ПДП является

задатчиком шины.

(2) Принят основным ЦП через контроллер прерываний и задействуется по усмотрению

основного процессора, когда он является задатчиком шины.

(3) Этот сигнал должен контроллироваться постоянно и при разрешении немедленно

восприниматься.

(4) Всегда принимается устройством обмена байтами данных.

(5) Приводится в действие источниками основной платы, если адрес находится в

первом Mбайте адресного пространства и есть сигнал или MRDC* или MWTC*.

(6) Запускаются на разрешеный уровень аппаратными средствами основной платы на

весь цикл.

Примечание к табл. 5.4.2.: основной ЦП = PRI, плата расширения = ADD, контроллер

ПДП = DMA, контроллер регенерации = REF, память основной платы = MEM, ввод/вывод

основной платы =IO, TTL = = К1533 или К555, OC - открытый коллектор и TRI -

приемники/передатчикис тремя состояниями.

"-" указывает на то, что соответствующая линия не разрешена или не

контроллируется источником.

"x"-игнорируется. Источник может разрешить сигнал, но он будет игнорироваться

другими источниками.

(1) DRQ# может быть запущен, но не воспримется, пока контроллер ПДП является

задатчиком шины.

(2) Принят основным ЦП через контроллер прерываний и задействуется по усмотрению

основного процессора, когда он является задатчиком шины.

(3) Этот сигнал должен контроллироваться постоянно и при разрешении немедленно

восприниматься.

(4) Всегда принимается устройством обмена байтами данных.

(5) Приводится в действие источниками основной платы, если адрес находится в

первом Mбайте адресного пространства и есть сигнал или MRDC* или MWTC*.

(6) Запускаются на разрешеный уровень аппаратными средствами основной платы на

весь цикл.

Разрешается платой расширения, которая является задатчиком шины.

ПАРАМЕТРЫ УСТРОЙСТВА, НЕ ЯВЛЯЮЩЕГОСЯ ЗАДАТЧИКОМ ШИНЫ

Шина ISA фирмы INTEL имеет несколько особенных параметров, которые не зависят от

владения шиной.

6.1 АДРЕСНОЕ ПРОСТРАНСТВО ПАМЯТИ

Максимальное адресное пространство памяти, поддерживаемое шиной ISA, - 16 Мбайт

(24 адресные шины), однако не все места для плат расширения, могут поддерживать

все адресное пространство. Когда задатчик обращается к памяти основной платы или

платы расширения, он должен разрешить MRDC* или MWTC*; технические средства

основной платы, в свою очередь, разрешают линии MEMR* или MEMW* при доступе к

первым 1 Мбайтам. К месту [8] подключаются только линии MEMR*, MEMW*, D

и A; таким образом, ресурсы места [8] могут иметь длину данных только 8

бит и постоянно находиться в первых 1 Мбайтах адресного пространства

запоминающего устройства (ЗУ). Места для для плат расширения [8/16] принимают

все линии команд, адресов и данных; следовательно, эти ресурсы могут

соответствовать ресурсам данных 8 или 16 битов в любом месте адресного