49862 (Дискретная техника), страница 3

Элементарный шифратор можно построить на элементах ИЛИ. Если шифратор имеет m=2n входов, то он может иметь n выходов. Такой шифратор называется полным.

Десятично-двоичный шифратор.

Дешифратор – это комбинационная схема, которая может быть построена на элементах И, и которая имеет n входов и 2n выходов (но может быть выходов и меньше). Дешифратор осуществляет преобразование комбинации сигналов на его входах, в сигнал на одном из его выходов. То есть определённая комбинация входных сигналов соответствует активному состоянию одного из выходов дешифратора.

Двоично-десятичный дешифратор.

Цифровые компараторы

(Схемы сравнения кодов).

- комбинационные логические устройства, предназначенные для сравнения чисел, представленных в виде двоичных кодов.

Число входов компаратора определяется разрядностью сравниваемых кодов. На выходах компаратора обычно формируются три сигнала:

F= - равенство кодов;

F> - числовой эквивалент первого кода больше числового эквивалента второго кода;

F< - числовой эквивалент первого кода меньше числового эквивалента второго кода;

Работу одноразрядного компаратора поясняет таблица истинности:

Логические выражения для выходов будут иметь вид:

F= = X1’X2’+X1X2

F> = X1X2’

F< = X1’X2

Выражение для F= имеет в цифровой схемотехнике большое значение и называется Исключающее ИЛИ-НЕ и является инверсией для другой функции, которая называется «Исключающее ИЛИ», «сумма по модулю 2» или «операция XOR».

Многоразрядные схемы сравнения

На практике гораздо чаще приходится сталкиваться с задачей построения схем для сравнения многоразрядных двоичных кодов. Такая схема может быть построена на основе поразрядных схем сравнения, но может быть синтезирована и как специальная структура.

Рассмотрим подробнее второй способ. Для его реализации нужно записать таблицу истинности для необходимых входных кодов и по этой таблице составить аналитические выражения для каждого из выходов. Полученные выражения можно попробовать собрать в комбинации и упростить.

Пример: построение компаратора для неполной кодовой последовательности.

Построить схему сравнения кодов для чисел {3,6,7}

Составим таблицу истинности, описывающую состояния данного устройства:

F= = X1’X2Х3Х4’X5X6 + X1X2X3’X4X5X6’ + X1X2X3X4X5X6

F= = X2Х3X5X6 ( X1’X4’ + X1X4 ) + X1X2X4X5 ( X3’X6’ + X3X6 )

F= = X2X5 [ X3X6 ( X1’X4’ + X1X4 ) + X1X4 ( X3’X6’ + X3X6 ) ]

F> = X1X2X3’X4’X5X6 + X1X2X3X4’X5X6 + X1X2X3X4X5X6’

F> = X1X2X5 ( X3’X4’X6 + X3X4’X6 + X3X4X6’ )

F> = X1X2X5 ( X4’X6 + X3X4’X6 )

F< = X1’X2X3X4X5X6’ + X1’X2X3X4X5X6 + X1X2X3’X4X5X6

F< = X2X4X5 ( X1’X3X6’ + X1’X3X6 + X1X3’X6 )

F< = X2X4X5 ( X1’X3 + X1X3’X6 )

В итоге мы получим сложное устройство, состоящее из трёх комбинационных схем, которое в общем виде можно изобразить так:

Каждую из отдельных схем в составе устройства можно изобразить отдельно.

Формирователь выхода «Равенство кодов»

Формирователь выхода «Больше»

Формирователь выхода «Меньше».

Арифметические устройства

Другой класс приборов, используемых в дискретной технике предназначен для выполнения арифметических действий с двоичными числами: сложения, вычитания, умножения, деления.

К арифметическим устройствам относятся также схемы, выполняющие специальные арифметические операции, такие как выявление чётности заданных чисел и сравнение двух чисел.

Особенность арифметических устройств состоит в том, что сигналам приписываются не логические, а арифметические значения «1» и «0» и действия над ними подчиняются законам двоичной арифметики.

Основы двоичной арифметики.

Двоичное сложение.

Сложение в DEC:

Таблица сложения в BIN:

0+0=0 0+1=1 1+0=1 1+1=10

При сложении двух единиц получается ноль и единица переноса в более старший разряд.

Примеры двоичного сложения:

Сложение в ЭВМ выполняют специальные устройства – сумматоры.

Двоичное умножение.

Таблица умножения в BIN:

0*0=0 0*1=0 1*0=0 1*1=1

Примеры умножения в двоичной системе

Как видно из примеров операция умножения может быть заменена операциями сложения со сдвигом влево.

Число дополнение.

Если в двоичном числе все нули заменить на единицы, а все единицы на нули (инвертировать число), и прибавить единицу, то получится число дополнение к начальному числу.

Пример: дано число: 10011 Инверпсия: 01100 Дополнение: 01101

Двоичное вычитание.

Вычитание двоичных чисел в ЭВМ может быть заменено операцией сложения первого числа с числом дополнением вычитаемого с учётом старшего разряда результата.

Пример:

10-5=5 1010-101=101

Алгоритм вычитания:

1. Определить дополнение вычитаемого;

2. Сложить полученное дополнение с уменьшаемым;

3. Из полученной суммы вычесть число, состоящее из единицы в старшем разряде и нулей в остальных разрядах.

Двоичное деление.

Двоичное деление может быть заменено многократным сложением со сдвигом вправо.

Поскольку числа в любой системе счисления могут быть представлены в двоичной системе, то операции над ними могут быть произведены в двоичных вычислительных устройствах.

Сумматоры

Сумматоры – функциональные узлы, выполняющие операцию сложения чисел. В устройствах цифровой техники суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде.

Простейшим суммирующим элементом является полусумматор. Он имеет два входа A и B для двух слагаемых и два выхода: S – сумма и P – перенос.

Таблица истинности полусумматора