P6 (Ответы на экзаменационные билеты), страница 3

Еще более вредное влияние оказывают команды загрузки сегментных регистров и команды ввода-вывода, которые не только задерживают выборку и обработку следующих за ними команд, но и влекут за собой полную очистку начальных ступеней конвейера. Все эти проблемы характерны для большинства 16-разрядных программ, существующих сегодня.

Фирма Intel сообщает, что разработчики рассматривали возможность изменения архитектуры процессора, с тем чтобы добиться лучшей производительности при работе с 16-разрядными программами, но пришли к выводу, что внесение изменений будет трудноосуществимо и чрезмерно дорого. Конкурирующие изделия фирм AMD, Cyrix и NexGen, по всей видимости, не имеют таких ограничений.

Массовые пользователи: оставайтесь с pentium

Пользователи, не готовые работать в полностью 32-разрядной операционной среде, предпочтут в обозримом будущем сохранить верность процессору Pentium. И в самом деле, в конце 1995 г. фирма Intel, по-видимому, объявит о выпуске усовершенствованного варианта Pentium с условным названием P55C, оснащенного первичным кэшем большей емкости, чтобы удовлетворить именно эту потребность рынка.

Даже тем, кто готов перейти на 32-разрядные программы и 32-разрядную операционную систему, следует внимательно сопоставить получаемый выигрыш в производительности с возросшими затратами, прежде чем остановить свой выбор на системе с процессором P6.

Архитектура конвейера P6

Принцип действия

В P6 реализован 14-ступенный конвейер, разделенный на три блока: упорядоченной обработки, обработки с изменением последовательности и выводной. Блоки упорядоченной обработки и обработки с изменением последовательности разделены буфером микрокоманд так называемой станции-резервуаре (reservation station). Разделение позволяет трем блокам функционировать до определенной степени независимо, повышает эффективность их одновременной работы.

Вопросы производительности

При выполнении 32-разрядных программ архитектура процессора P6 с обработкой в измененной последовательности и разделением исполнительных блоков должна обеспечить умеренный выигрыш в производительности по сравнению с процессором Pentium при одинаковой тактовой частоте. Однако существующие 16-разрядные программы могут вызывать остановы конвейера и приводить к необходимости его перезагрузки, что может понизить производительность до такой степени, что P6 будет работать даже медленнее, чем процессор Pentium. Останов, возникающий при выполнении операций с частичными регистрами, происходит, когда на одной из ступеней конвейера, следующей за ступенью I7, обрабатываетс команда, изменяющая содержимое частичного регистра, а команда, обращающаяся к полному регистру (надмножеству частичного регистра), находится на ступени I7. Затор, порождаемый операциями с частичными регистрами, вызывает приостановку всех обращений к командам и их декодирование на ступенях с I1 по I7 до тех пор, пока операция с частичным регистром не пройдет ступень R3 и не изменит содержимое архитектурного регистра.

Когда на ступени 17 встречается команда загрузки сегментного регистра или команда ввода-вывода, блок упорядоченной обработки останавливает свою работу до тех пор, пока микрокоманды в блоках обработки с изменением последовательности и вывода не пройдут до конца блока вывода. Затем команды загрузки сегментного регистра и ввода-вывода самостоятельно проходят по оставшейся части конвейера, и их результаты записываются в память или архитектурные регистры. Помимо этого, команды, находившиеся в этот момент в блоке упорядоченной обработки, удаляются и туда загружаются новые целевые команды, подлежащие обработке.

Блок упорядоченной обработки

_______

| | |

| I1 | |- Архитектура конвейера P6

|----|--|

| I2 | | Определение указателя на

|____| | следующую команду.Обращение к

| | | кэш-памяти команд. Создаетс

| I3 | |- буфер команд емкостью 16 байт.

|____| | Команды процессора x86 вырав-

| | | ниваются перед посылкой в де-

| I4 |--| шифраторы.

|____| |

| | |- Команды x86 декодируются и

| I5 | | преобразуются в микрокоманды.

|____| |

| | |

| I6 | |

|____|__|

| | | Регистры переименовываются с помощью

| I7 | |- таблицы псевдонимов регистров (RAT -

|____|__| register alias table).

| | |

| I8 | | Микрокоманды выдаются и запи-

| | |- сываются в станцию-резервуар,

|____|__| статус команд записывается в

буфер восстановления последо-

вательности.

Блок обработки с изменением последовательности

____ __

| O1 | | Микрокоманды направляются из

|____| |__ станции-резервуара в исполни-

| O2 | | тельные блоки.

|____|__|

| | |

| O3 | |__ Микрокоманды выполняются (один

|____|__| или более тактов).

Блок вывода

____ _

| R1 | | Результаты становятся доступными

|____| | для пересылки в буфер восстанов-

| | | ления последовательности. Прове-

| R2 | | __ ряются взаимозависимости. Со-

|____| | тавляется очередь на удаление

| | | микрокоманд. Обновляется содер-

| R3 | | жимое реальных регистров и па-

|____|_| мяти.

Самое важное: процессор P6

Процессор P6 фирмы Intel, представитель следующего после Pentium поколения, предназначен для наиболее взыскательных пользователей, работающих с 32-разрядными прикладными программами и 32-разрядными операционными системами, такими, как Microsoft Windows NT. Производительность P6 в идеальном случае может оказаться на 40-60% выше, чем у Pentium. Существующие 16-разрядные программы выполняются на P6 в его собственной системе команд, но лишь со скоростью, примерно равной скорости быстрых версий Pentium. Для массовых пользователей, включая тех, кто работает с Microsoft Windows 95, наиболее подходящим процессором по-прежнему останется Pentium.

Первые системы на базе P6 - как настольные ПК, так и серверы - должны появиться осенью 1995 г. Почти все они будут содержать системные платы, изготовленные фирмой Intel, на базе набора ИС P6 PCIset (известного под своим кратким первоначальным условным названием Orion). Предполагаемая первоначальная цена составит примерно 5 тыс. долл. за систему полной конфигурации.

"Динамическое исполнение" позволяет P6 в большинстве случаев обрабатывать команды с более высокой скоростью, чем это делает процессор Pentium. В P6 используется так называемое выполнение команд с изменением последовательности, которое дает возможность выполнять три команды за один такт, с меньшим числом остановов конвейера, чем у процессора Pentium (это не распространяется на 16-разрядные программы). В P6 также применяется переименование регистров и усовершенствованные методы предсказани переходов. Благодаря тому что P6 преобразует команды в RISC-подобные микрокоманды, удается избежать возникновения многих проблем, свойственных командам из набора x86. Однако суперконвейерная архитектура P6 ограничивает производительность процессора при выполнении распространенных сегодня 16-разрядных программ.

Уникальная конструкция P6: в его состоящем из двух отсеков корпусе размещаются собственно ЦП и 256-Кбайт или 512-Кбайт кэш второго уровня, работающий со скоростью процессора. Шина кэш-памяти отделена от шины основной памяти, кэш как первого, так и второго уровня - неблокируемый. Шина основной памяти P6 может работать с различными частотами, составляющими доли тактовой частоты ЦП, которая для первых моделей составит 133 МГц и 150 МГц.

Для многопроцессорных архитектур открываютс многообещающие перспективы: до четырех процессоров P6 могут быть соединены напрямую без применени дополнительной логики, в P6 применяется шина транзакций, позволяющая достичь оптимальной производительности благодаря наложению операций ввода-вывода и обращений к основной памяти.

Поколения процессоров x86

Для повышения производительности P6 при работе с 32-разрядной кэш-памятью применяется ряд конструктивных решений, распространенных в высокопроизводительных RISC-процессорах. P6 - это первый представитель семейства x86, в котором объединены процессор и кэш второго уровня.

* - только ЦП; вторичный кэш содержит еще 15,5 млн. транзисторов (256-Кбайт вариант) или 31 млн. транзисторов (512-Кбайт вариант).
ECC - код с исправлением ошибок.
N/A - неприменимо; этот кристалл не имеет встроенного кэша второго уровня.