Ответы на контрольные вопросы к лабораторной работе №1

ОТВЕТЫ НА КОНТРОЛЬНЫЕ ВОПРОСЫ

ЛАБОРАТОРНАЯ РАБОТА №1

Графический ввод схемы и симуляция в САПР MAX+PLUS II

1. Основными логическими функциями являются:

• логическое отрицание (инверсия):

• логическое сложение (дизъюнкция):

• логическое умножение (конъюнкция):

К более сложным функциям алгебры логики относятся:

• функция равнозначности (эквивалентности):

• функция неравнозначности (сложение по модулю два):

• функция Пирса (логическое сложение с отрицанием):

• функция Шеффера (логическое умножение с отрицанием):

Элемент «НЕ», который реализует функцию логического отрицания .

X	Y
0	1
1	0

Элемент «НЕ»

Элемент «ИЛИ» и элемент «И» реализуют функции логического сложения и логического умножения соответственно.

X1	X2	Y
0	0	0
0	1	1
1	0	1
1	1	1

X1	X2	Y
0	0	0
0	1	0
1	0	0
1	1	1

Элемент «ИЛИ» Элемент «И»

Функции Пирса и функции Шеффера реализуются при помощи элементов «ИЛИ-НЕ» и «И-НЕ»

X1	X2	Y
0	0	1
0	1	0
1	0	0
1	1	0

X1	X2	Y
0	0	1
0	1	1
1	0	1
1	1	0

Элемент «ИЛИ-НЕ» Элемент «И-НЕ»

Элемент Пирса можно получить последовательным соединением логических элементов «ИЛИ» и элемента «НЕ», а элемент Шеффера - в виде последовательного соединения логических элементов «И» и элемента «НЕ».

Элементы «отрицающее ИЛИ» та «отрицающее ИЛИ-НЕ», которые реализуют функции неравнозначности и неравнозначности с отрицанием

X1	X2	Y
0	0	0
0	1	1
1	0	1
1	1	0

X1	X2	Y
0	0	1
0	1	0
1	0	0
1	1	1

«отрицающее ИЛИ» «отрицающее ИЛИ-НЕ»

2.

AND – И

NOR – НЕ

OR – НЕ

NAND – И-НЕ

NOT – НЕ

XOR – Отрицающее ИЛИ

XNOR – Отрицающее ИЛИ-НЕ

3.

Сначала компилятор извлекает информацию об иерархических связях между файлами проекта и проверяет проект на простые ошибки ввода дизайнов. Он создает организационную карту проекта и затем, комбинируя все файлы проекта, превращает их в базу данных без иерархии, которую может эффективно обрабатывать.

Компилятор системы MAX PLUS II обрабатывает проект, используя следующие модули и утилиты:

1. Экстрактор списка цепей (Compiler Netlist Extractor) – преобразует каждый файл проекта в один или несколько двоичных файлов с расширением .cnf. Создает файл иерархических взаимосвязей .hif в котором документируется иерархические связи между файлами проекта, а также содержится информация, необходимая для показа иерархического дерева проекта в окне Hierarchy Display.

2. Построитель базы данных (Database Builder) использует файл иерархических связей .hif для компоновки созданных компилятором файлов .cnf, в которых содержится описание проектов. На основании данных об иерархической структуре проекта данный модуль копирует каждый файл cnf в одну базу без иерархической структуры, таким образом эта база сохраняет электрическую связанность проекта. При создании базы данных модуль проверяет пограничную связанность и наличие синтаксических ошибок.

3. Модуль логического синтезатора (Logic Synthesizer) применяет ряд алгоритмов, которые уменьшают использование ресурсов и убирают дублированную логику, обеспечивая максимально эффективное использование структуры логического элемента для архитектуры целевого семейства устройств. Синтезатор ищет логику для несоединенных узлов. Если он находит неприсоединенный узел, то он убирает примитивы, относящиеся к этому узлу.

4. Если проект не помещается при монтаже в одно устройство, модуль Partitioner (разделитель) разделяет базу данных на несколько ПЛИС одного и того же семейства, стараясь при этом разделить проект на минимально возможное количество устройств.

5. Используя базу данных, обновленную модулем разбиения, модуль трассировки Fitter приводит в соответствие требования проекта к известным ресурсам одного или нескольких устройств. Он назначает каждой логической функции расположение реализующего ее логического элемента и выбирает соответствующие пути взаимных соединений и назначения выводов. Модуль генерирует файл отчета .rpt , в котором документируется информация о разбиении проекта, именах входных и выходных контактов, временных параметрах проекта и неиспользованных ресурсах для каждого устройства в проекте. Компилятор так же создает файл трассировки .fit в котором документируется назначение ресурсов и устройств всего проекта, а также информация о трассировке.

6. Экстрактор для функционального тестирования (Functional SNF Extractor) создает файл для функционального тестирования .snf. Компилятор генерирует этот файл перед синтезом проекта, поэтому он содержит все узлы, присутствующие в первоначальных файлах проекта. Этот файл не содержит информации о временных параметрах. Его генерация возможна только если компиляция прошла без ошибок.

7. Экстрактор для тестирования временных параметров (Timing SNF Extractor) создает (если компиляция прошла успешно) файл тестирования временных параметров .snf, который содержит данные о временных параметрах проекта.

8. Экстрактор для тестирования компоновки ( Linkbd SBF Extractor) создает файл .snf для тестирования компоновки нескольких проектов на уровне платы.

9. Программа записи в формат EDIF (EDIF Netlist Writer), в формат Verilog (Verilog Netlist Writer), в формат VHDL (VHDL Netlist Writer)

10. Модуль ассемблера (Assembler) преобразует назначения логических элементов, выводов и устройств, сделанные модулем трассировки, в программный образ для устройства в виде одного или нескольких двоичных объектный файлов для программатора .pof или объектных файлов SRAM .sof.

11. Утилита диагностики проекта (Design Doctor Utility) – проверяет логику каждого файла проекта для выявления элементов, которые могут вызывать проблемы надежности на системном уровне.

4.

А = 0, B = 1, C = 0, D = 0

Y = (0+0) 1*0 = 1

ЛАБОРАТОРНАЯ РАБОТА №2

Описание логических схем при помощи языка AHDL

1. языки описания аппаратуры, и на их разработку затрачивается очень много усилий и ресурсов. Такие языки, как CDL, ISP и AHPL, исполь­зуются уже в течение приблизительно десяти лет. Однако они пред­назначаются преимущественно для целей верификации архитектуры проекта. Эти языки не дают возможности моделировать проектируемые схемы с высокой точностью; другими словами, они не позволяют создать адекватную модель с учетом временных параметров и(или) их языковые конструкции ориентированы обычно на какую-то конкретную структуру аппаратных средств. Более современные языки описания аппаратуры, например HHDL, ISP и VHDL, предусматривают по­строение более универсальных моделей с временными параметрами и не ориентированы на конкретные аппаратные структуры.

Языки описания аппаратуры имеют два основных применения: для документирования проекта и для моделирования. Хорошая докумен­тация проекта способствует успеху разработки. Она необходима также для обеспечения транспортабельности проекта, т.е. для разрешения потенциальной проблемы «вавилонской башни», не позволяющей раз­личным фирмам-изготовителям эффективно сотрудничать (из-за от­сутствия общего языка).

2.