Курсовой - Прикладная теория цифровых автоматов
Описание файла
Документ из архива "Курсовой - Прикладная теория цифровых автоматов", который расположен в категории "". Всё это находится в предмете "теория автоматов" из 4 семестр, которые можно найти в файловом архиве РТУ МИРЭА. Не смотря на прямую связь этого архива с РТУ МИРЭА, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "теория автоматов" в общих файлах.
Онлайн просмотр документа "Курсовой - Прикладная теория цифровых автоматов"
Текст из документа "Курсовой - Прикладная теория цифровых автоматов"
ГОСУДАРСТВЕННЫЙ КОМИТЕТ РОССИЙСКОЙ
ФЕДЕРАЦИИ
ПО ВЫСШЕМУ ОБРАЗОВАНИЮ
МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНСТИТУТ РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И АВТОМАТИКИ
(ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)
КУРСОВАЯ РАБОТА
по предмету
"ПРИКЛАДНАЯ ТЕОРИЯ ЦИФРОВЫХ АВТОМАТОВ"
Студент:
Рахмуков В.В.
Руководитель:
Иваненко Н.С.
Москва, 2001 г.
Перечень использованых сокращений и обозначений
-
DI - Входная шина данных
-
DO - Выходная шина данных
-
CO - Код операции
-
RI - Сигнал готовности данных
-
RO - Выходной сигнал готовности
-
С - Синхронизация
-
OW - Сигнал переполнения разрядной сетки
-
СOMP - компаратор
-
CT - счетчик
-
MX - мультиплексор
-
RG - регистр
-
ROM - постоянное запоминающее устройство
-
SM - сумматор
Проектное задание
Проектным заданием курсовой работы является разработка вычислительного устройства, состоящего из двух частей – операционного и управляющего автомата, выполняющего следующие операции:
-
Сложение 16-разрядных чисел с фиксированной точкой
-
Вычитание 16-разрядных чисел с плавающей точкой.
Функциональные схемы разрабатываются с использованием многоразрядных мультиплексоров , дешифраторов, ссуматоров, регистров, счётчиков, ПЗУ с чётким указанием информационных управляющих и синхронизирующих входов.
Управляющий автомат должен проектироваться с использованием ПЗУ.
Тип управляющего автомата – с регулярной адресацией.
Формат слова в дополнительном коде
| с фиксированной точкой | |||||||||||||||
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| знак мантиссы | мантисса | ||||||||||||||
| с плавающей точкой | |||||||||||||||
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| знак мантиссы | мантисса | знак порядка | порядок | ||||||||||||
Формат слова в дополнительном модифицированном коде
| с фиксированной точкой | ||||||||||||||||
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| знак Sg1 и Sg2 | мантисса | |||||||||||||||
| с плавающей точкой | ||||||||||||||||
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| знак Sg1 и Sg2 | мантисса | знак порядка | порядок | |||||||||||||
Интерфейс вычислителя
| DI [0-15] | входная 16- разрядная информационная шина для приёма операндов |
| D0 [0-15] | выходная 16- разрядная информационная шина для выдачи результата |
| RI | входной сигнал готовности : если RI = 1, то данные на шине DI готовы для считывания |
| RO | выходной сигнал готовности : если RO=1, то готов результат на шине DO |
| CO | код операции : если CO=1, то выполняется операция сложения с фиксированной точкой, если СО=0, то выполняется операция вычитания с плавающей точкой |
| OW | Сигнал переполнения разрядной сетки автомата если OW=1, то имеется переполнение |
| C | синхронизация |
Математическое обоснование используемых алгоритмов
Проектируя алгоритм вычислений будем исходить из следующих утверждений
-
Сумма дополнительных кодов чисел есть дополнительный код результата
-
Сложение и вычитание производим в модифицированном дополнительном коде
-
Признаком переполнения разрядной сетки сумматора дополнительного кода при сложении положительных чисел является отрицательный знак результата, а при сложении отрицательных чисел положительный знак результата
-
Признаком нарушения нормализации числа справа ( когда величина результата равна или превышает единицу ) является наличие разноимённых комбинаций в знаковых разрядах сумматора
-
Признаком нарушения нормализации числа слева ( когда результат по абсолютной величине оказывается меньше 1/q ) является наличие одинаковых комбинаций в разряде переполнения и старшем разряде цифровой части сумматора
-
Вычитание с плавающей точкой выполняем на сумматоре инвертировав знак мантиссы
Типовые примеры
| Сложение с фиксированной точкой | |||||||||||||||||
| Aдоп=0.101000010001101 Bдоп=0.010000100010010 | |||||||||||||||||
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | RgA |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | RgB |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | Сумма |
| знаковые разряды одинаковы, переполнения нет, результат верен | |||||||||||||||||
| Aдоп=0.101110000010001 Bдоп=0.110110000010101 | |||||||||||||||||
| 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | RgA |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | RgB |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | Сумма |
| знаковые разряды разные, имеется переполнение разрядной сетки, результат неверен | |||||||||||||||||
| Aдоп=-.010100000000000 Bдоп=-.011100000000000 | |||||||||||||||||
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | RgA |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | RgB |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Сумма |
| знаковые разряды разные, имеется переполнение разрядной сетки, результат неверен | |||||||||||||||||
| Aдоп=-.111110000000000 Bдоп=-.111110000000000 | |||||||||||||||||
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | RgA |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | RgB |
| 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Сумма |
| знаковые разряды одинаковые, но имеется перенос в старший разряд, следовательно возникло переполнение разрядной сетки, результат неверен | |||||||||||||||||
| Вычитание с плавающей точкой | |||||||||||||||||
| Aдоп=0.100000000 * 2-3 Bдоп=0.010100000 * 2-3 | |||||||||||||||||
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | RgA |
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | RgB |
| 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | Суммируем мантиссы |
| 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | нормализация влево |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | нормализация влево |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | результат |
| Aдоп= -.011000000 * 22 Bдоп= -.111000000 * 25 | |||||||||||||||||
| 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | RgA |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | RgB |
| 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | выравнивание порядков |
| 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | выравнивание порядков |
| 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | выравнивание порядков |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | Суммируем мантиссы |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | результат |
Описание используемых элементов
| RG1, RG2, RG3 |
| S1 | S2 | режим | |||||
| 0 | 0 | хранение | |||||||
| 0 | 1 | сдвиг вправо | |||||||
| 1 | 0 | сдвиг влево | |||||||
| 1 | 1 | запись | |||||||
| СТ1, СТ2, СТ3 |
| +1 | -1 | L | режим | ||||
| 0 | 0 | 1 | запись | ||||||
| 1 | 0 | 0 | +1 | ||||||
| 0 | 1 | 0 | -1 | ||||||
| Остальные комбинации | хранение | ||||||||
| MS1,MS2,MS7,MS8 |
| DA | DO | ||||||
| 0 | DI0 | ||||||||
| 1 | DI1 | ||||||||
| MS3, MS4,MS9 |
| DA | DO | ||||||
| 0 | DI0 | ||||||||
| 1 | DI1 | ||||||||
| MS5, MS6 |
| DA | DO | ||||||
| 0 | 0 | DIO | |||||||
| 0 | 1 | DI1 | |||||||
| 1 | 0 | DI2 | |||||||
| 1 | 1 | DI3 | |||||||
| COMP |
| Компаратор сравнивает числа в двоичном коде на входах А и В и в зависимости от результатов сравнения формирует логическую единицу на соответствующем выходе | |||||||
| SM |
| Сумматор выполняет операцию сложения над числами в двоичном коде на входах А и В, при возникновении переполнения разрядной сетки формируется логическая единица на выходе Р | |||||||
| М2 |
| X1 | X2 | Y | |||||
| 0 | 0 | 0 | |||||||
| 0 | 1 | 1 | |||||||
| 1 | 0 | 1 | |||||||
| 1 | 1 | 0 | |||||||
Описание работы операционного автомата.
Для хранения операндов и результата вычислений в автомате предназначены регистры RgА, RgВ, RgSM, соответственно для хранения первого, второго операндов и результата вычислений. Все регистры имеют одинаковую структуру, каждый регистр сформирован из 11-разрядного регистра сдвига и реверсивного счетчика, что позволяет выполнять операции сдвига вправо (влево) и увеличения (уменьшения) порядка над числами с плавающей точкой непосредственно в регистре, для чисел с фиксированной точкой используется только режим хранения.
