Записка (Курсовой проект (готовый) вариант 121), страница 2
Описание файла
Файл "Записка" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 121, 121. Документ из архива "Курсовой проект (готовый) вариант 121", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "Записка"
Текст 2 страницы из документа "Записка"
ЗАПР:=0
0
1
В:=ШВХ
ЗАПР:=0
0
1
С:=А В
ЗАПР:=1
С:=С
ШВЫХ:=С РЕЗ:=1
КОНЕЦ
0
1
Р
ис.6 Микропрограмма « А В»
2.7 Микропрограмма « А В»
С входной шины последовательно считываются два операнда в А и В. После этого осуществляется сама операция при помощи микросхемы ALU. Операция осуществляется и над знаковыми разрядами, то есть если ЗнА=1 и ЗнВ=0, то ЗнС равен 0. В других случаях ЗнС равен 1.
НАЧАЛО
ЗАПР:=1
А:=ШВХ
ЗАПР:=0
0
1
В:=ШВХ
ЗАПР:=0
0
1
С:=А В
КОНЕЦ
ШВЫХ:=С РЕЗ:=1
ЗАПР:=1
0
1
Р
ис.7 Микропрограмма « А В»
-
Микропрограмма « Вычитание модулей»
Сначала с входной шины последовательно считываются два операнда в А и В. После этого осуществляется сама операция при помощи микросхемы ALU.
НАЧАЛО
ЗАПР:=1
А:=ШВХ
ЗАПР:=0
0
1
В:=ШВХ
ЗАПР:=0
0
1
ЗАПР:=1
0
1
С:=А+В
A:=А+1
С:=A+B
0
С:=С
С:=С+1
РЕЗ:=1 ШВЫХ:=С
0
КОНЕЦ
Рис.8 Микропрограмма « Вычитание модулей»
-
Микропрограмма « Деление»
С входной шины последовательно считываются два операнда в А и В.
НАЧАЛО
ЗАПР:=1
А:=L1(A.B(0))
А:=ШВХ
ЗАПР:=0
0
1
В:=ШВХ
ЗАПР:=0
0
1
ЗАПР:=1
B: =L1 (B.0)
А:=А+С
А:=А+1
1
0
В(0):=0
В(0):=1
Сч=Сч-1
1
0
0
1
0
1
0
А:=А+С
ЗАПР:=1
С:=ШВХ
ЗАПР:=0
0
1
ПР:=1
1
0
1
0
Рг31:=ЗнА
Сч:=7
Рг3:=ЗнС
А:=А+С
А:=А+ 1
В:=В+1
1
0
1ё
0
1
РЕЗ:=1
ШВЫХ:=В
РЕЗ:=0
РЕЗ:=1
ШВЫХ:=А
РЕЗ:=0
0
0
КОНЕЦ
А:=А+С
При выполнении микропрограммы «Деление» вводится третий операнд С (делитель). В слове А формируется остаток, а в слове В формируется частное (сначала выводится В, затем А). Если С=0, то вырабатывается сигнал ПР=1-признак не правильного деления. Если А=0 и В=0 (нулевое делимое), то частному и остатку сразу присваивается нуль.
3. Обобщенная микропрограмма.
В таблице 3 приведен список всех логических условий, которые используются в обобщенной микропрограмме.
| обозначение | значение | комментарии |
| Z | | При готовности устройства (ПРГОТ=1), не занятости устройства (ЗАН=0) и при совпадении адреса на тумблерном устройстве с адресом на ША включается обобщенная микропрограмма. |
| Х1 | КОП | Признак подачи внешним устройством управления кода операции на ШВХ |
| Х2 | Данные | Признак подачи внешним устройством управления операнда на ШВХ |
| Х3 | ПРРЕЗ | Признак принятия внешним устройством управления результата на ШВЫХ |
| Х4 | Сч=0 | Используется при операции деления для организации цикла |
| Х5 | А=0 & B=0 | Используется при операции деления для ускорения самой операции |
| Х6 | С=0 | Используется при операции деление для ускорения Самой операции |
| Х7 | ЗнА mod2 ЗнВ | Осведомительный сигнал (используется при операции вычитание модулей) |
| Х8 | ЗнА mod2 ЗнС | Осведомительный сигнал (используется при операции деление) |
| Х9 | Рг3 | Осведомительный сигнал (используется при операции деление) |
| Х10 | Рг3 mod2 Рг31 | Осведомительный сигнал (используется при операции деление) |
| Х11 | Рг31 mod2 ЗнА | Осведомительный сигнал (используется при операции деление) |
| X12 | A=0 | Осведомительный сигнал (используется при операции деление) |
| В1 | | Признак операции деления |
| В2 | | Признак операции вычитания обратного |
| В3 | | Признак операции вычитания модулей |
| В4 | | Признак операции А В |
| В5 | | Признак операции А В |
| В6 | | |
| В7 | D(0) D(1) D(2) | |
| ЗнА | ЗнА | Проверка знака операнда А |
Работой ВУ управляет обобщенная микропрограмма. Она состоит из микропрограмм подключения, отключения и микропрограмм выполнения заданного множества операций.
Разрядность шин адреса и тумблерного регистра – 6 бит.
Микропрограмма подключения постоянно опрашивает ША и шину управления ПРГОТ. При совпадении адреса на тумблерном регистре устройства с адресом на шинах адреса, при ПРГОТ=1 и ЗАН=0, включается обобщенная микропрограмма. Для этого в микропрограмме ПОДКЛ вычисляется значение логического выражения.
ПРГОТ ЗАН (ША=3), где 3 - тумблерный регистр.
Обобщенная микропрограмма включается при значении этого логического выражения, равном 1.
После включения обобщенной микропрограммы микропрограмма ПОДКЛ формирует сигнал ГОТ = 1, информирующий устройство - инициатор о готовности к работе. После этого устройства А снимает сигнал ПРГОТ и выставляет на входных шинах данных команду и на шинах управления сигнал КОП = 1. По сигналу КОП = 1 вычислительное устройство принимает команду в регистр D, снимает сигнал готовности и выставляет сигнал занятости.
После этого вычисляется 7 логических условий В1-В7:
В1 = D(0) D(1) D(2)
В2 = D(0) D(1) D(2)
В3 = D(0) D(1) D(2)
В4 = D(0) D(1) D(2)
В5 = D(0) D(1) D(2)
В6 = D(0) D(1) D(2)
В7 = D(0) D(1) D(2)
где D(0:2) - поле кода операции в команде.
По каждому коду операции только одно из логических условий В1-В7 примет значение 1.
Каждое логическое условие В1-В7 управляет запуском определенной микропрограммы операции. Поэтому по коду операции будет выполнена соответствующая операция.
Для вычисления логических условий В1-В7 используется дешифратор.
Включенная микропрограмма операции принимает операнды, считывая их с входной шины данных, вычисляет результат и выдает его на выходные шины данных.
Для считывания слова данных из интерфейса микропрограмма операции выставляет сигнал запроса ЗАПР = 1. По этому сигналу внешнее устройство выставляет слово данных на входную шину данных, сопровождая их сигналом ДАННЫЕ = 1. По сигналу ДАННЫЕ = 1 вычислительное устройство считывает слово данных и снимает запрос . После этого внешнее устройство снимает сигнал ДАННЫЕ. Для считывания второго слова данных необходимо повторить всю процедуру с сигналами ЗАПР-ДАННЫЕ.
Для выдачи слова данных в интерфейс микропрограмма операции формирует сигнал результата РЕЗ = 1 и выставляет результат на выходные шины данных. В ответ на сигнал РЕЗ = 1 внешнее устройство считывает результат и подтверждает считывание сигналом прием результата ПРРЕЗ = 1. По сигналу ПРРЕЗ = 1 вычислительное устройство снимает сигнал результата . По сигналу РЕЗ = 0 внешнее устройство снимет сигнал прием результата. После этого микропрограмма операции может выдавать следующее слово данных в интерфейс с помощью аналогичной процедуры.
Для отключения вычислительного устройства от интерфейса используется микропрограмма ОТКЛ , которая снимает сигнал занятости устройства . По этому сигналу устройство А снимает адрес с шин адреса, освобождая интерфейс для работы с другими устройствами.
В соответствии с перечисленными условиями обобщенная микропрограмма представлена на чертеже “Структурная схема обобщенной микропрограммы” Лист 1.
4.Списки слов, полей, логических условий и управляющих сигналов
