Курсач Тани (Курсовой проект (готовый) вариант 93), страница 3
Описание файла
Файл "Курсач Тани" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 93, 93 Таня. Документ из архива "Курсовой проект (готовый) вариант 93", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "Курсач Тани"
Текст 3 страницы из документа "Курсач Тани"
Код операции должен фиксироваться в регистре D. Три его младших разряда должны поступать на дешифратор, который формирует сигналы B1-B7.
Должна быть схема сравнения значения, появившегося на адресной шине, со значением, выставленном на тумблерном регистре. По результатам этого сравнения и на основании сигналов ПРГОТ и ЗАН должно вычисляться условие запуска МП (x1).
Счетчик должен предусматривать установку значения 8, значения из регистра кода операции, инкремент и декремент. На его выходе должна быть схема сравнения, формирующая сигнал Сч=0.
Регистр занятости предназначен для хранения состояния занятости устройства. Его выход должен подключаться к сигнальной шине интерфейса. Он должен предусматривать установку и сброс.
Регистры А, В и С, а также ALU, участвуют во всех вычислениях.
В регистр А информация может поступать из двух источников: со входной шины данных и из регистра С. Поэтому на его входе предусмотрен мультиплексор разрядностью 16 бит. Сам регистр А должен поддерживать операции записи, сдвига вправо-влево.
В регистр В информация может поступать со входной шины и регистров С и D. Он должен поддерживать запись.
АЛУ используется для выполнения арифметических и логических операций. Его разрядность равна 16 битам.
Регистр С принимает результаты операции из АЛУ. С выхода этого регистра информация поступает на вход мультиплексора рег. А. Кроме того старшее и младшее слово раздельно поступают на вход выходного мультиплексора, для выдачи на выходную шину.
Выходной мультиплексор позволяет выдавать раздельно старшее и младшее слово результата на выходную шину. Если результат не выдается, выходы мультиплексора должны переводиться в высокоимпедансное состояние.
Сигналы ПРГОТ, ЗАН, КОП, ДАННЫЕ, ПРРЕЗ берутся непосредственно с управляющей шины.
Сигналы ГОТ, ЗАПР, РЕЗ необходимо держать в течение всего одного такта, поэтому они формируются напрямую из управляющих сигналов и, при переходе к следующему такту, автоматически обнуляются.
Разработанная структурная схема операционного автомата приведена на листе 2..
Синтез операционного элемента №1
Регистр кода операции.
Операционный элемент №1 состоит из:
- регистра D, в котором хранится код операции, поступивший со входной шины;
- дешифратора КОП, который на основе значения, хранящегося в регистре D, формирует осведомительные сигналы ;
- семи инверторов, которые инвертируют осведомительные сигналы в осведомительные сигналы В1,….,В7.
Для синтеза регистра D используем микросхему КР555ИР11A, универсальный четырехразрядный сдвигающий регистр. По сигналу y9 он должен записывать код операции со входной шины данных.
Таблица№6 Управляющие сигналы и входы регистра D
Упр. cигнал | Микрооперация | Сигналы на входах | ||
S1 | S2 | C | ||
y9 | D:=ШВх | 1 | 1 | СИ |
К выходам этого регистра присоединяем дешифратор К555ИД4, который будет формировать условия B1-B7. На входы дешифратора подаем разряды D0-D2 регистра D. С выходов снимаем инвертированные сигналы B1-B7.
Рис.8 Операционный элемент №1
Синтез операционного элемента №2
Операционный элемент №2 состоит из:
- JK-триггера, который служит для формирования сигналов ЗАПР=1 и ЗАПР=0;
Таблица№7 Управляющие сигналы и входы триггера
Упр. сигнал | Микрооперация | Триггер | |
J | K | ||
Y5 | ЗАПР:=0 | 1 | 0 |
Y6 | ЗАПР:=1 | 0 | 1 |
Рис.9 Операционный элемент №2
Синтез операционного элемента №3
Операционный элемент №3 состоит из:
- JK-триггера, который служит для формирования сигналов ЗАН=1 и ЗАН=0;
Таблица№8 Управляющие сигналы и входы триггера
Упр. сигнал | Микрооперация | Триггер | |
J | K | ||
Y3 | ЗАН:=0 | 1 | 0 |
Y4 | ЗАН:=1 | 0 | 1 |
Рис.10 Операционный элемент №3
Синтез операционного элемента №4
Операционный элемент №4 состоит из:
- JK-триггера, который служит для формирования сигналов ГОТ=1 и ГОТ=0;
Таблица№9 Управляющие сигналы и входы триггера
Упр. сигнал | Микрооперация | Триггер | |
J | K | ||
Y1 | ГОТ:=0 | 1 | 0 |
Y2 | ГОТ:=1 | 0 | 1 |
Рис.11 Операционный элемент №4
Синтез операционного элемента №5
Операционный элемент №5 состоит из:
- JK-триггера, который служит для формирования сигналов РЕЗ=1 и РЕЗ=0;
Таблица№10 Управляющие сигналы и входы триггера
Упр. сигнал | Микрооперация | Триггер | |
J | K | ||
Y7 | РЕЗ:=0 | 1 | 0 |
Y8 | РЕЗ:=1 | 0 | 1 |
Рис.12 Операционный элемент №5
Синтез операционного элемента №6
Счетчик.
Операционный элемент №6 состоит из:
- мультиплексора счетчика, который передает на счетчик поле D(4:7);
- счетчика, который используется в операции «деления» и в «сдвиге циклическом»;
- вспомогательных схем ИЛИ, позволяющих определить равенство счетчика нулю либо восьми.
Счетчик должен хранить 4-х разрядное число. Для реализации счетчика используем микросхему КР555ИЕ7.
Таблица№11 Управляющие сигналы и входы регистра Счетчика
Упр. сигнал | Микрооперация | Сигналы на входах. | ||||
+1 | -1 | С | D0-D2 | R | ||
Y12 | Сч=D(4:7) | 0 | 0 | 0 | * | 0 |
Y16 | Сч=Сч+1 | 1 | 0 | 1 | * | 0 |
Y40 | Сч=Сч-1 | 0 | 01 | 1 | * | 0 |
Y43 | Сч=0 | 0 | 0 | 0 | К(4:7) | 0 |
На входы данных счетчика поступает значение с выхода мультиплексора счетчика. Сигнал на входе –1: Y40
Сигнал на входе +1: Y16
Мультиплексор счетчика организуем на основе мультиплексора К555КП12. Переключение будет производиться по сигналу Y12.
Рис.13 Операционный элемент №6
Синтез операционного элемента №7
Операционный элемент №7 состоит из:
- регистра А(15:0), в котором хранится первый операнд и в котором осуществляется сдвиг вправо и влево первого операнда;
- мультиплексора А, состоящего из двух одинаковых мультиплексоров, позволяющих заносить информацию в регистр А с входной шины и из регистра С;
- вспомогательных элементов ИЛИ и И, предназначенных для формирования осведомительного сигнала А=0.
Таблица№12 Управляющие сигналы и входы регистра А
Управ. сигнал | Микрооперация | Сигналы на входах | |||
Мультиплексор(№1, 2) | Регистр | ||||
S1 | S2 | S1 | S2 | ||
Y10 | A(15:8):=Швх | 0 | 1 | 1 | 1 |
Y15 | A(7:0):=Швх | 1 | 0 | 1 | 1 |
Y21 | A(15:8):=С | 1 | 1 | 1 | 1 |
Y38 | A(15:8):=R1(A(0).A) | 1 | 0 | ||
Y39 | A(15:8):=L1(A.A(7)) | 0 | 1 |
Рис.14 Операционный элемент №7
Синтез операционного элемента №8
Операционный элемент №8 состоит из:
-
регистра В(7:0), в котором при всех операциях хранится второй операнд;
-
мультиплексора B, состоящего из трех одинаковых мультиплексоров, позволяющих заносить информацию в регистр В с входной шины, из регистра С и из регистра E.
Таблица№13 Управляющие сигналы и входы регистра В
Управ. сигнал | Микрооперация | Сигналы на входах | |||
Мультиплексор(№1, 2, 3) | Регистр | ||||
S1 | S2 | S1 | S2 | ||
Y11 | B:=Швх | 0 | 1 | 1 | 1 |
Y23 | B:=С | 0 | 1 | 1 | 1 |
Y25 | B:=E | 0 | 0 | 1 | 1 |
Рис.15 Операционный элемент №8