Пояснительная записка_Суслова (Курсовой проект (готовый) вариант 86)
Описание файла
Файл "Пояснительная записка_Суслова" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 86, 86 Суслова. Документ из архива "Курсовой проект (готовый) вариант 86", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "Пояснительная записка_Суслова"
Текст из документа "Пояснительная записка_Суслова"
Московский Государственный Технический Университет им.
Н.Э.Баумана
Кафедра ИУ5
Курсовой проект по курсу
«Архитектура ЭВМ»
Вариант 86
Пояснительная записка
Выполнила Проверила
Студентка группы ИУ5-52 Белоусова В.И.
Суслова С.Л._______________________ ___________________
Москва, 2006 год.
1. Оглавление
-
Оглавление 1
-
Постановка задачи 2
-
Разработка микропрограмм машинных операций 3
3.1.Кодирование операций ВУ
3.2.Микропрограмма подключения и отключения от общей шины 3 3.3.Микропрограмма “Деление” 5
3.4.Микропрограмма ”Cдвиг арифметический” 6
3.5.Микропрограмма “Вычитание модулей обратное” 7
3.6. Микропрограмма “Вычитание” 8
3.6. Микропрограмма “A and B” 9
3.7. Микропрограмма “A or B” 9
3.8. Микропрограмма “not (A and B) 10
4. Разработка обобщенной микропрограммы 10
5. Разработка обобщенного списка слов, полей, логических условий,
микроопераций и управляющих сигналов 11
-
Разработка закодированного графа обобщенной микропрограммы 15
-
Разработка структурной схемы операционного автомата 15
-
Синтез и схемы операционных элементов 16
-
Разработка функциональной схемы операционного автомата 24
-
Разработка таблицы переходов 25
-
Разработка программируемых логических матриц 26
-
Разработка функциональной схемы управляющего автомата 27
-
Разработка спецификации 28
-
Определение количества машинных тактов, необходимых
для выполнения каждой операции 28
-
Расчет максимальной частоты работы ВУ 28
-
Список литературы, использовавшейся при разработке 30
2. Постановка задачи.
Спроектировать вычислительное устройство для выполнения заданного множества операций. Вычислительное устройство должно состоять из операционной части и блока управления и подключаться к интерфейсу.
-
Деление
-
Сдвиг арифметический
-
Вычитание модулей обратное
-
Вычитание.
-
A and B.
-
A or B.
-
not (A and B)
Все операнды приходят с входной шины в прямом коде и должны быть выданы на выходную шину также в прямом коде.
Разрядность слова данных – 8 бит. Разряды нумеруются справа налево, начиная с нулевого. Данные могут быть целыми двоичными со знаком и логическими. При записи целых двоичных чисел знак содержится в самом старшем по номеру разряде, а в более младших разрядах содержится само двоичное число (младшие разряды - справа).
Знак "минус" кодируется единицей, "плюс" – нулем. В логических данных во всех разрядах слова записываются логические значения.
Все выполняемые ВУ операции необходимо закодировать трехразрядными двоичными кодами и представить в виде таблицы.
Состав шин интерфейса:
1.Шины прямой передачи данных /входные/ разрядностью 8 бит.
2.Шины обратной передачи данных /выходные/ разрядностью 8 бит.
3.Управляющие шины:
- проверка готовности устройства /ПРГОТ/,
- сигнал занятости устройства /ЗАН/,
- код операции /КОП/,
- передача данных по входным шинам /ДАННЫЕ/,
- передача результата по выходным шинам /РЕЗ/,
- запрос на передачу данных /ЗАПР/,
- подтверждение приема результата /ПРРЕЗ/,
- готовность устройства /ГОТ/
3. Разработка микропрограмм машинных операций.
3.1 Кодирование операций ВУ.
| Операция | Код операции | Логическое условие | ||||||||
| D(2) | D(1) | D(0) | ВC0 | ВC1 | ВC2 | ВC3 | ВC4 | ВC5 | ВC6 | |
| Деление | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| Сдвиг арифметический. | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| Вычитание модулей обратное | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| Вычитание | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| A and B | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| A or B | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| not (A and B) | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
Таблица 1. Коды операций ВУ.
Для реализации вычислительного устройства, выполняющего операции указанные в задании к курсовой работе необходимо разработать микропрограммы для каждой из операций. Микропрограмма должна обеспечивать корректное считывание операндов с входной шины данных, выполнение самой операции и выдачу результата на выходную шину данных. При этом необходимо учесть, что работа вычислительного устройства должна быть согласована с работой внешнего устройства. Для выполнения этой задачи используются микропрограммы подключения и отключения вычислительного устройства от интерфейса.
3.2. Микропрограмма подключения и отключения от общей шины.
Микропрограмма подключения опрашивает шины адреса и шину управления ПРГОТ. При этом вычисляется значение выражения ПРГОТ (ЗАН) (ША=N), где ПРГОТ – сигнал выставляемый внешним устройством на шину управления, ЗАН – сигнал занятости вычислительного устройства, ША=86 – условие совпадения адреса, передаваемого внешним устройством на адресные шины и адреса вычислительного устройства. Если выражение принимает значение равное 1, то осуществляется подключение путем формирования сигнала готовности (для этого предусмотрена микрооперация ГОТ=1), который указывает инициирующему устройству о готовности к работе. Далее выполнение микропрограммы приостанавливается до получения сигнала КОП=1, передаваемого внешним устройством по шине управления. Как только сигнал КОП=1 получен, производится считывание команды с входной шины данных в регистр D, формируется сигнал ГОТ=0 и устанавливается сигнал ЗАН=1 . На этом микропрограмма подключения заканчивает свою работу.
Микропрограмма выполнения одной из семи указанных операций выполняется при выполнении одного из семи логических условий (микропрограммы и условия сопоставлены взаимно однозначно). Которые формируются на основании анализа кода операции, указанного в команде. При выполнении условия микропрограмма любой операции принимает операнды, которые считываются с входной шины данных. Далее вычисляется результат, который затем выдается на выходные шины данных.
Считывание слова данных реализовано следующим образом. Микропрограмма операции генерирует сигнал запроса (для этого предусмотрена микрооперация ЗАПР=1), который осведомляет внешнее устройство о готовности вычислительного устройства к приему данных. В ответ внешнее устройство передает слово данных на входную шину данных, генерируя при этом сигнал ДАННЫЕ=1. Пока сигнал ДАННЫЕ не поступит на управляющую шину, выполнение микрооперации приостанавливается, как только сигнал будет получен, вычислительное устройство производит считывание слова данных, при этом снимается сигнал запроса данных (для этого предусмотрена микрооперация ЗАПР=0).В ответ внешнее устройство устанавливает сигнал ДАННЫЕ=0. Если для выполнения операции необходимо два операнда, то для считывания второго слова данных процедура считывания повторяется.
Непосредственное выполнение операции реализуется различными способами в зависимости от смысла операции вплоть до получения результата, который может быть представлен в виде одного или двух слов данных.
Выдача слова данных в интерфейс производится следующим образом. Микропрограмма формирует сигнал результата (для этого предусмотрена микрооперация РЕЗ=1). Затем выполнение микрооперации приостанавливается до получения сигнала ПРРЕЗ=1, которым внешнее устройство информирует об успешном принятии результата вычислений. Как только ПРРЕЗ = 1 вычислительное устройство устанавливает сигнал результата в ноль (для этого предусмотрена микрооперация РЕЗ=0) и выставляет результат на выходные шины данных. При необходимости выдачи второго слова данных процедура повторяется. После окончания выдачи результата выполняется микропрограмма отключения вычислительного устройства.
Микропрограмма отключения вычислительного устройства, снимает сигнал занятости устройства (для этого предусмотрена микрооперация ЗАН=0).
Микропрограмма представлена на рисунке 1.
Рис. 1.
3.3 Микропрограмма ”Деление”.
Сначала с шины считываются два входных слова, причем знак каждого отправляется в соответствующий триггер, по которым потом вычисляется знак результата деления. При считывании слова в регистр, знак блокируется (т.е. делить будем модули).
Собственно процесс деления состоит из последовательных операций вычитания из делимого делителя пока делимое больше делителя и инкремента счетчика (в нем в итоге получим частное). Когда делимое становится меньше делителя, то мы получили остаток
Вычисляем знак частного, как сложение по модулю два знаков делителя и делимого, и выводим на шину сначала частное, затем – остаток.
Микропрограмма представлена на рисунке 2.
Рис. 2.
3.4 Микропрограмма “Сдвиг арифметический”.
Сначала с входной шины считывается слово для сдвига (знак отправляется в триггер, т.к сдвиг - арифметический, затем он тоже выводится на шину. При считывании в регистр знак блокируется), затем слово сдвигается настолько разрядов вправо или влево (в зависимости от бита 3 регистра D. Напомню, что в этот регистр был ранее считан код операции.), сколько указано в D(7:4).
Микропрограмма представлена на рисунке 3.
Рис. 3.
3.5 Микропрограмма “Вычитание модулей обратное”.
Сначала с входной шины считываются слова для вычитания, причем, знак каждого блокируется и не учитывается (вычитаем модули). Производится собственно вычитание. Затем в зависимости от знака результата, он переводится в прямой код и выводится на шину.
Микропрограмма представлена на рис. 4.
