RPZ (Курсовой проект (готовый) вариант 77 ещё один), страница 3
Описание файла
Файл "RPZ" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 77 ещё один, 77_2. Документ из архива "Курсовой проект (готовый) вариант 77 ещё один", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "RPZ"
Текст 3 страницы из документа "RPZ"
7.6. Арифметико-логическое устройство.
Разрядность АЛУ должна быть равна 16 бит. Будем использовать 4 микросхемы КР1533ИП3. На вход X АЛУ подаем информацию из В, а на вход Y – из А. Кроме того знаковый бит подается через логические элементы «И» для реализации операции взятия модуля. Опишем сигналы на входах АЛУ (с учетом того, что Y=A, X=B):
| Упр. cигнал | Микрооперация | Сигналы на входах | ||||||
| SE3 | SE2 | SE1 | SE0 | MO | C0 | ABS | ||
| Y9 | R=A-B-1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| Y11 | R=!A | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| Y16 | R=A-1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| Y22 | R=1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| Y19 | R=B | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| Y36 | R=! (A v B) | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
Запишем выражения для вычисления сигналов на входах АЛУ:
| SE0= | Y9 Y22 Y36 |
| SE1= | Y11 Y16 Y19 Y36 |
| SE2= | Y16 Y19 |
| SE3= | Y9 Y11 Y22 |
| MO= | Y11 Y36 |
| C0= | Y16 Y19 |
| ABS= | (Y23 Y24) |
7.7. Регистр R.
Разрядность этого регистра должна быть 16 бит, он должен поддерживать операции записи и обнуления. Приведем таблицу его входных сигналов.
| Упр. cигнал | Микрооперация | Сигналы на входах | |||
| S1 | S0 | C | R | ||
| Y12 | R=A+B | 1 | 1 | СИ | 1 |
| Y17 | R=0 | * | * | * | 0 |
| Y22 | R=B | 1 | 1 | СИ | 1 |
| Y23 | R=|B|-|A| | 1 | 1 | СИ | 1 |
| Y24 | R=|B|+|A | 1 | 1 | СИ | 1 |
| Y26 | R=A+1 | 1 | 1 | СИ | 1 |
| Y28 | R=A B | 1 | 1 | СИ | 1 |
| Y29 | R=A B | 1 | 1 | СИ | 1 |
| Y30 | R= (A B) | 1 | 1 | СИ | 1 |
Тогда мы получаем, что:
S1=S0=Y12 Y22 Y23 Y24 Y26 Y28 Y29 Y30.
R=Y17.
Кроме того, на вход 15 разряда поступает знак операции умножения из регистра знака. 7 разряд участвует в формировании информационного сигнала x10 (знак результата).
7.8. Выходной мультиплексор.
Мультиплексор должен обеспечивать выдачу на выходную шину данных старшего и младшего слова результата. Разрядность слов 8 бит. Кроме того, остальное время выходы этого мультиплексора должны находиться в высокоимпедансном состоянии. Используем 2 микросхемы КР1533КП11А. К группе входов 0 подключим старшее слово регистра R, а к группе входов 1 – младшее.
| Упр. сигнал | Микрооперация | Сигналы на входах. | |
| EZ | SE | ||
| Y32 | ШВых=Hi(R) | 0 | 0 |
| Y33 | ШВых=Lo(R) | 0 | 1 |
Тогда получаем, что:
EZ=(Y32 Y33)
SE= Y33
7.9. Регистр С.
Регистр С имеет разрядность 8 и предназначен для выполнения операции сдвига при умножении. Для его реализации используем микросхему КР1533ИР13.
Распишем значения на входах этого регистра в зависимости от выполняемой операции:
| Упр. cигнал | Микрооперация | Сигналы на входах | |||
| S1 | S0 | C | R | ||
| Y7 | C=ШВх | 1 | 1 | СИ | 1 |
| Y15 | Shr C | 1 | 0 | СИ | 1 |
| Y18 | C=0 | 0 | 0 | СИ | 0 |
Тогда сигналы на входе регистра будут:
| S0= | Y7 |
| S1= | Y7 Y15 |
| R= | Y18 |
Со знакового разряда этого регистра снимается знак одного из множителей для вычисления знака произведения. С 0 бита снимается информационный сигнал x5. К выходам подключена схема, участвующая в образовании сигнала x4.
7.10. Прочие элементы.
Регистр занятости строится на основе микросхемы D-триггера со сбросом и установкой КР1533ТМ2. Сигнал Y3 устанавливает его в 1, сигнал Y29 сбрасывает в 0.
Схема вычисления знака результата состоит из логического элемента и D-триггера, который сохраняет результат по сигналу Y11.
Схема формирования сигнала x1 состоит из триггерного регистра, схемы сравнения и логического элемента 3И.
Все выходные сигналы должны подключаться к шине через буферные регистры, имеющие выходы с тремя состояниями. Подключение их к шине производится по сигналу ЗАН.
8. Функциональная схема операционной части ВУ.
Функциональная схема операционной части проектируется на основе структурной схемы (п. 6), отдельных операционных элементов (п. 7), и справочной литературы.
Сначала разрабатываются на детальном уровне схемы управления отдельных операционных элементов, а также сами элементы. Затем операционные элементы сопрягаются друг с другом по схеме с общей шиной. Кроме того, необходимо спроектировать схемы, генерирующие осведомительные сигналы, которые поступают в управляющую часть.
Краткое описание реализации элементов структурной схемы в функциональной схеме операционной части:
-
DD1-DD4 – мультиплексор регистра А.
-
DD5-DD6 – сам регистр А.
-
DD7-DD8 – регистр В. Для реализации сдвига сигнал со старшего разряда микросхемы DD7 поступает на последовательный вход микросхемы DD8, и наоборот младший разряд DD8 поступает на последовательный вход DD7.
-
DD17 – регистр D. Со знакового разряда информация поступает на схему хранения знака результата операции «Умножение». С младшего разряда снимается информационный сигнал X10.
-
DD9-DD12 – Арифметико-логическое устройство. Для работы трех микросхем как единого АЛУ, сигнал переноса с выхода микросхемы, обрабатывающей младшие разряды, поступает на вход микросхемы, обрабатывающей старшие разряды.
-
DD13-DD14 – регистр R.
-
DD15-DD16 – Мультиплексор выхода. Имеет выходы с тремя состояниями. Когда на выходную шину не выдается результат, выходы переводятся в высокоимпедансное состояние.
-
DD18 - регистр команд. К выходам регистра подключен дешифратор DD17, который выдает информационные сигналы B1-B7. Кроме того с выхода сигнал ы поступают на мультиплексор счетчика DD20 и формируют сигнал x8.
-
DD18 – счетчик. Счетчик может загружаться значением 7 или из поля К(4:7), и декрементировать хранимое значение. К выходам счетчика подключен элемент DD35.2, который формирует информационный сигнал X9.
-
DD22 – буферный выходной элемент, выходы которого могут находиться в трех состояниях. Необходим для того, чтобы разрывать связь с шиной, когда устройство не работает. Через первый элемент DD22.1 на выходную шину поступает сигнал ГОТ. Открытие выходов осуществляется также по этому сигналу. Через второй элемент выдаются сигналы ЗАН, ЗАПР, РЕЗ. Он управляется сигналом ЗАН. Такое разделение необходимо потому, что когда, по протоколу, выдается сигнал ГОТ, сигнал ЗАН еще не сформирован.
9. Список переходов.
Создание списка переходов производится путем перебора всех возможных переходов данного графа. При этом последовательно выписываются код исходного состояния, код следующего состояния, условия перехода между этими состояниями, управляющие сигналы, которые должны вырабатываться в исходном состоянии и сигналы возбуждения.
10. Программирование ПЛМ.
Программирование ПЛМ производится на основе таблицы переходов. Но сначала необходимо подсчитать необходимое число ПЛМ. Автомат имеет 31 состояние, т.е. для их представления требуется 5 бит. Тогда входных сигналов будет 5 бит на состояние + 18 информационных сигналов = 23. А выходных: 6 бит на состояние + 34 управляющих сигналов = 40.
Одна микросхема ПЛМ имеет 16 входов и 8 выходов. Для того, чтобы реализовать управляющий автомат на основе ПЛМ, решено разделить граф микропрограммы на две части. Делить будем по информационным сигналам на входе следующим образом:
ПЛМ-1
Информационные сигналы : x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11.
Управляющие сигналы : y1, y2, y3.
Получаем 16 входов и 32 выхода.
ПЛМ-2
Информационные сигналы : В1-B7.
Управляющие сигналы : y4 – y11.
Получаем 15 входов и 12 выходов.
Т.о. мы получили набор из 6 ПЛМ, реализующих весь набор управляющих сигналов и сигналов состояний. Для реализации первой ПЛМ потребуется 4 микросхемы. Для реализации второй две. Используем микросхемы К555ИП24.
Таблицы программирования ПЛМ приведены в Приложении 6.
