ПояснЗап (Курсовой проект (готовый) вариант 73), страница 2
Описание файла
Файл "ПояснЗап" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 73, 73. Документ из архива "Курсовой проект (готовый) вариант 73", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "ПояснЗап"
Текст 2 страницы из документа "ПояснЗап"
Список используемых в микропрограмме слов и полей составляется следующим образом. Выписываются все слова, а также самостоятельно использующиеся при выполнении микроопераций поля слов. Затем каждому слову ставится в соответствие регистр. В результате получается таблица, в которой перечислены все используемые в микропрограмме слова, самостоятельно используемые поля этих слов, а также названия регистров, поставленных в соответствие каждому из этих слов.
Составление списка логических условий осуществляется следующим образом. Выписываются все виды логических условий, использованных в обобщенной микропрограмме и ставится каждому из них в соответствие индекс хi, который является обозначением соответствующего осведомительного сигнала,, закрепленного за данным видом логических условий.
Обобщённый список слов приведён в таблице 3, логических условий в таблице 4 и управляющих сигналов в таблице 5.
Таблица № 3. (Обобщённый список слов)
Описание Слов |
Cч(4:0) |
А(15:0) |
В(15:0) |
C(15:0) |
D(15:0) |
Е(7:0) |
Таблица № 4. (Обобщённый список логических условий)
x1 | ПРОГОП^(ША=N)^(|ЗАН) | x11 | А=0 |
x2 | КОП | x12 | В=0 |
x3 | ДАННЫЕ | x13 | A[7]=1 |
x4 | В1 | x14 | B[7]=1 |
x5 | В2 | x15 | Е[0]=1 |
x6 | В3 | x16 | CЧ=0 |
x7 | В4 | x17 | РЕГЗН:=1 |
x8 | В5 | x18 | ПРРЕЗ |
x9 | В6 | x19 | КОП[3] |
x10 | В7 |
Таблица № 5. (Обобщённый список управляющих сигналов)
y1 | Готовность = 1 | y17 | А:=0 | Y33 | A[7]:=0 |
y2 | Готовность = 0 | y18 | СЧ:=7 | Y34 | B[7]:=0 |
y3 | D:=ШВХ | y19 | С:=А+В | Y35 | C:=|(A+B)) |
y4 | ЗАН:=1 | y20 | В:=L1(B.0) | Y36 | C:=|A |
y5 | ЗАН:=0 | y21 | Е:=R1(O.Е) | Y37 | С:=0 |
y6 | ЗАПР:=1 | y22 | СЧ:=СЧ-1 | Y38 | E:=C |
y7 | ЗАПР:=0 | y23 | С:=А+1 | ||
y8 | А:=ШВХ | y24 | C[15]:=1 | ||
y9 | В:=ШВХ | y25 | ШВЫХ:=С(0:7) | ||
y10 | D:=А(7)XORВ(7) | y26 | ШВЫХ:=С(8:15) | ||
y11 | С:=А-1 | y27 | РЕЗ:=1 | ||
y12 | А:=С | y28 | РЕЗ:=0 | ||
y13 | С:=|A | y29 | СЧ:=D(4:7) | ||
y14 | С:=А | y30 | A:=R1(0.A) | ||
y15 | С:=В | y31 | A:=L1(A.0) | ||
y16 | В:=С | y32 | C:=A-B |
5. Закодированный граф микропрограммы
Закодированный граф микропрограммы составляется на основе графа обобщенной микропрограммы и обобщённого списка слов, полей, логических условий и управляющих сигналов.
Закодированный граф микропрограммы составляется путем подстановки нужных управляющих сигналов yi в соответствии с текущей микрооперацией в каждый узел графа и замены логических условий соответствующими им индексами xj. После этого каждому узлу (состоянию) полученного графа присваивается индивидуальный порядковый номер - номер состояния - аi. Начальное и конечное состояния имеют метку а0.
Закодированный граф микропрограммы представлен в приложении на рисунке 2 «Закодированный граф микропрограммы». Он понадобится в дальнейшем для проектирования управляющего автомата.
6. Разработка структурной схемы операционного автомата.
Разработка структурной схемы операционного автомата выполняется на основании списков операций и логических условий. При этом должны учитываться особенности конкретных микросхем.
Код операции должен фиксироваться в регистре D. Три его младших разряда должны поступать на дешифратор, который формирует сигналы B1-B7. Разряд D(3) принимает участие в формировании информационного сигнала x19. Разряды из поля D(4:7) поступают на мультиплексор счетчика для того, чтобы устанавливать в него количество сдвигаемых разрядов.
Должна быть схема сравнения значения, появившегося на адресной шине, со значением, выставленном на тумблерном регистре. По результатам этого сравнения и на основании сигналов ПРГОТ и ЗАН должно вычисляться условие запуска МП (x1).
Счетчик должен предусматривать установку значения 7, значения из регистра кода операции и декремент. На его выходе должна быть схема сравнения, формирующая сигнал Сч=0 (x16).
Регистр занятости предназначен для хранения состояния занятости устройства. Его выход должен подключаться к сигнальной шине интерфейса. Он должен предусматривать установку и сброс.
Регистр E служит для хранения одного из множителей, при выполнении операции «Умножение». Он участвует в формировании знака результата. Кроме того, он должен выполнять операцию сдвига вправо, его нулевой разряд используется для формирования условия x15.
Регистры А, В и С, а также ALU, участвуют во всех вычислениях, включая умножение. Поэтому их разрядность равна 16 бит.
В регистр А информация может поступать из двух источников: со входной шины данных и из регистра R. Поэтому на его входе предусмотрен мультиплексор разрядностью 16 бит. Сам регистр А должен поддерживать операции записи, сдвига вправо-влево и обнуления.
В регистр В информация может поступать также из шины и регистра С. Он должен поддерживать запись, сдвиг влево.
На входе регистров А и В стоят логические элементы, которые в зависимости от сигналов у33 и у34 обнуляют седьмой разряд регистра.
АЛУ используется для выполнения арифметических и логических операций. Его разрядность равна 16 битам. Последний 16 бит не используется, так как даже при умножении до него результат не доходит.
Регистр С принимает результаты операции из АЛУ.. На 15 разряд подается знак результата умножения из регистра знака. С выхода этого регистра информация поступает на вход мультиплексора рег. А. Кроме того старшее и младшее слово раздельно поступают на вход выходного мультиплексора, для выдачи на выходную шину.
Выходной мультиплексор позволяет выдавать раздельно старшее и младшее слово результата на выходную шину. Если результат не выдается, выходы мультиплексора должны переводиться в высокоимпедансное состояние.
Регистр знака хранит знак результата при умножении. На его входе находится схема, которая этот результат вычисляет.
Сигналы ПРГОТ, ЗАН, КОП, ДАННЫЕ, ПРРЕЗ берутся непосредственно с входной шины.
Сигналы ГОТ, ЗАПР, РЕЗ необходимо держать в течении всего одного такта, поэтому они формируются напрямую из управляющих сигналов и, при переходе к следующему такту, автоматически обнуляются.
Разработанная структурная схема операционного автомата приведена в Приложении.
7. Синтез операционных элементов.
7.1. Регистр кода операции.
Для синтеза регистра D используем микросхему КР1533ИР13, восьмиразрядный реверсивный сдвиговый регистр. По сигналу y3 он должен записывать код операции со входной шины данных.
Упр. cигнал | Микрооперация | Сигналы на входах | ||
S1 | S0 | C | ||
Y2 | К=ШВх | 1 | 1 | СИ |
К выходам этого регистра присоединяем дешифратор КР1533ИД7, который будет формировать условия B1-B7. На входы DC1-DC3 дешифратора подаем разряды D0-D2 регистра D, С1=1, С2=0 (входы разрешения). С выходов Q1-Q7 снимаем инвертированные сигналы B1-B7. Разряд D(3) формирует информационный сигнал x8. Разряды D4-D7 поступают на счетчик.
7.2. Счетчик.
Счетчик должен считать разряды во время сдвига в операции умножения и во время выполнения операции «сдвиг логический». Он должен хранить 4-х разрядное число. Для реализации счетчика используем микросхему КР1533ИЕ7.
Упр. сигнал | Микрооперация | Сигналы на входах. | ||||
+1 | -1 | C | D0-D2 | R | ||
Y18 | Сч=7 | 1 | 0 | 0 | 7 | 0 |
Y22 | Сч=Сч-1 | 1 | 01 | 1 | * | 0 |
Y29 | Сч=D(4:7) | 1 | 0 | 0 | К(4:7) | 0 |
На входы данных счетчика поступает значение с выхода мультиплексора счетчика, на вход R - 0.
Сигнал на входе –1: Y22