Вариант 62 Гундиков (Курсовой проект (готовый) вариант 62)
Описание файла
Файл "Вариант 62 Гундиков" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 62, 62. Документ из архива "Курсовой проект (готовый) вариант 62", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "Вариант 62 Гундиков"
Текст из документа "Вариант 62 Гундиков"
Московский Государственный Технический Университет им. Н.Э.Баумана
Курсовая работа
по курсу Архитектура ЭВМ
Выполнил Принял
Студент группы ИУ5-53 к.т.н.,доцент
Гундиков А.А. Виноградов В.И.
_______________________
Проверила
Белоусова В.И.
_______________________
Вариант № 62
Москва 2007 г.
1. Техническое задание 3
2. Разработка обобщенной микропрограммы. 3
2.1. Общий алгоритм. 3
2.3. Операция арифметического сдвига. 4
2.4. Операция вычитания. 4
2.5. Операция сложения. 4
2.6. Операции логического умножения, сложения и операция И-НЕ. 4
2.7. Обобщенная микропрограмма. 5
3. Списки слов, микроопераций и логических условий. 5
3.1. Списки слов. 5
3.2. Список микроопераций. 5
3.3. Список логических условий. 7
4.2. Регистр В. 8
4.3. Регистр С. 9
4.4. Регистр D. 10
4.5. АЛУ. 11
4.14. Схема управления знаком А. 19
4.15. Триггеры управляющих шин и выходные буферы. 19
6. Разработка функциональной схемы операционного автомата. 24
7. Закодированный граф. 24
8. Списки переходов. 24
9. Синтез ПЛМ и комбинационных схем. 26
Входные сигналы 29
10. Разработка функциональной схемы управляющего автомата. 30
1. Техническое задание
Спроектировать вычислительное устройство для выполнения заданного множества операций:
1) Умножение;
2) Сдвиг арифметический;
3) Вычитание;
4) Сложение;
5) ;
6) ;
7) .
Вычислительное устройство должно иметь разрядность 8 и работать с операндами в прямом коде.
Вычислительное устройство должно состоять из операционной части и блока управления и подключаться к интерфейсу.
Cостав шин интерфейса:
1.Шины прямой передачи данных /входные/ разрядностью 8 бит;
2.Шины обратной передачи данных /выходные/ разрядностью 8 бит;
3.Управляющие шины:
- проверка готовности устройства ПРГОТ;
- сигнал занятости устройства ЗАН;
- код операции КОП;
- передача данных по входным шинам ДАННЫЕ;
- передача результата по выходным шинам РЕЗ;
- запрос на передачу данных ЗАПР;
- подтверждение приема результата ПРРЕЗ;
- готовность устройства ГОТ;
- сигнал прерывания при делении на нуль ПР.
2. Разработка обобщенной микропрограммы.
2.1. Общий алгоритм.
Обобщенная микропрограмма представляет алгоритм работы ВУ и используется при проектировании управляющего и операционного автоматов.
Опишем общий алгоритм работы ВУ.
При появлении номера устройства (62) на шине адреса и сигнала ПРГОТ на шине управления, вычислительное устройство (ВУ), при условии, что оно не занято (ЗАН = 0), выдает сигнал ГОТ. После этого внешнее устройство, которое запрашивало операцию, выставляет ее код на шине данных и подает сигнал КОП. По сигналу КОП ВУ считывает код операции в регистр команд D и начинает выполнение одной из операций по микропрограмме.
По завершении операции ВУ выставляет на шине управления сигнал РЕЗ и сам результат на выходной шине до получения сигнала ПРРЕЗ. После выдачи результата, ВУ снимает сигнал с шины ЗАН. После этого внешнее устройство снимает адрес устройства с шины адреса, освобождая интерфейс. Для запроса данных устройство выдает сигнал ЗАПР. Перед появлением данных на входной шине интерфейса внешнее устройство подает сигнал ДАННЫЕ.
2.2. Операция умножения.
КОП 001
Перед выполнением данной операции операнды считываются со сходной шины в регистры А и В. Если хотя бы один из операндов равен нулю, операция не выполняется и выдается нулевой результат. После этого организуется цикл, в котором содержимое регистра результата С сдвигается вправо и увеличивается на величину А, если младший бит В – единица. Выдвигаемый из С разряд заносится в старший разряд также сдвигаемого вправо регистра В. Цикл организуется с помощью счетчика и имеет 7 итераций. По окончании цикла определяется знак результата и он выдается на выходную шину в порядке старшее слово – младшее слово.
2.3. Операция арифметического сдвига.
КОП 010
Слово кода данной операции имеет следующую структуру (Рис.1):
КОП | ЛЕВ | Константа сдвига |
Рис.1. Структура команды сдвига.
Арифметический сдвиг – это такой сдвиг, при котором сохраняется знак числа. Поскольку мы работаем в прямом коде, то при сдвиге вправо, знаковый разряд попадет в значащую часть числа и испортит ее. Отсюда напрашивается вывод, что необходимо сдвигать число без знака, а знак сохранять и дописывать к числу после проведения операции. Так и сделаем: в регистр будем записывать модуль числа, а знак будем сохранять в регистре знака. Знаковый разряд в регистр R будет поступать через мультиплексор знака, который будет либо пропускать исходный знак, либо подавать на выход содержимое регистра знака. Сам сдвиг будем осуществлять в регистре B. В зависимости от значения бита знака в поле кода операции, содержимое регистра B будет сдвигаться вправо или влево на число позиций, записанное в поле .
2.4. Операция вычитания.
КОП 011
Перед выполнением операции операнды в А и В проверяются на отрицательность и при необходимости переводятся в дополнительный код. Далее они подаются в схему АЛУ и результат вычитания заносится в регистр А. Над ним производится та же процедура проверки и перевода обратно в прямой код.
2.5. Операция сложения.
КОП 100
Перед выполнением операции операнды в А и В проверяются на отрицательность и при необходимости переводятся в дополнительный код. Далее они подаются в схему АЛУ и результат сложения заносится в регистр А. Над ним производится та же процедура проверки и перевода обратно в прямой код.
2.6. Операции логического умножения, сложения и операция И-НЕ.
КОП 101, 110, 111
Операнды подаются на схему АЛУ, а результат выводится в регистр А, а затем на выходную шину. Каждой из операций соответствует свой управляющий код АЛУ.
2.7. Обобщенная микропрограмма.
См. Приложение 1.
3. Списки слов, микроопераций и логических условий.
3.1. Списки слов.
Списки операций и условий составляются на основе обобщенной микропрограммы. Данные их этих списков используются при проектировании операционного автомата.
В табл.1 приводится полученный список используемых в обобщенной микропрограмме слов.
Табл.1. Список слов.
Имя | Тип | Формат | Примечание |
A | IL | A(0:7) ЗнА=А(0) МА=А(1:7) | Первый операнд |
B | ILO | В(0:7) ЗнB=B(0) МВ=В(1:7) | Второй операнд, результат операции умножения |
C | LO | С(0:7) ЗнС=С(0) | Результат операции умножения |
D | L | D(0:7) Напр.сдв = D(3) Конст.сдв = D(4:7) | Слово, хранящее код текущей операции |
Сч | L | Сч(0:3) | Счётчик циклов |
ЗАН | О | ЗАН(0) | Бит, хранящий состояние сигнала занятости ВУ |
ЗАПР | О | ЗАПР(0) | Бит, хранящий состояние сигнала запроса на передачу данных в ВУ |
ГОТ | О | ГОТ(0) | Бит, хранящий состояние сигнала готовности ВУ |
РЕЗ | О | РЕЗ(0) | Бит хранящий состояние сигнала готовности передачи данных из ВУ |
3.2. Список микроопераций.
В табл.2 представлен список микроопераций, выполняемых ВУ.
Табл.2. Список микроопераций.
Микрооперация | Управляющий сигнал | ||
A := Швх | y1 | ||
А := L1 (A, 0) | y2 | ||
А := R1 (0, A) | y3 | ||
| y4 | ||
A := A + 1 | y5 | ||
A := A - B | y6 | ||
А := МА -МВ | y7 | ||
| y8 | ||
| y9 | ||
| y10 | ||
Табл.2 (продолжение) | |||
B := Швх | y11 | ||
B := R1 (C(7), B) | y12 | ||
B := R1 (ЗнС, В) | y13 | ||
В := 0 | y14 | ||
| y15 | ||
B := B + 1 | y16 | ||
C := 0 | y17 | ||
C := C + МА | y18 | ||
C := R1 (0, C) | y19 | ||
ЗнС := ЗнА В(7) | y20 | ||
D := Швх | y21 | ||
Сч := D (4:7) | y22 | ||
Сч := Сч – 1 | y23 | ||
Сч := 7 | y24 | ||
Швых := A | y25 | ||
Швых := В | y26 | ||
Швых := С | y27 | ||
ГОТ:=0 | y28 | ||
ГОТ:=1 | y29 | ||
ЗАН:=0 | y30 | ||
ЗАН:=1 | y31 | ||
ЗАПР:=0 | y32 | ||
ЗАПР:=1 | y33 | ||
РЕЗ:=0 | y34 | ||
РЕЗ:=1 | y35 |
3.3. Список логических условий.
В табл.3 представлен список логических условий, участвующих в микропрограмме.
Табл.3. Список логических условий.
Логическое условие | Условное обозначение условия | Примечание |
ПРГОТ | Х1 | Проверка готовности ВУ; |
ЗАН | Х2 | Сигнал занятости ВУ; |
ША = N | Х3 | Проверка совпадения адреса на шине адреса с номером ВУ; |
КОП | Х4 | Сигнал, вместе с которым на шине данных появляется код операции; |
Х5 | Условия для определения кода операций; | |
Х6 | ||
X7 | ||
X8 | ||
X9 | ||
X10 | ||
X11 | ||
Х12 | ||
ДАННЫЕ | Х13 | Сигнал, вместе с которым на шину данных подаются операнды; |
D(3) | Х14 | Проверка направления сдвига |
Сч = 0 | Х15 | Проверка на равенство счетчика нулю (конец цикла); |
А = 0 | Х16 | Проверка А на равенство нулю; |
В = 0 | Х17 | Проверка В на равенство нулю; |
В(7) | Х18 | Проверка младшего бита В (в умножении); |
ПРРЕЗ | Х19 | Сигнал подтверждения приема результата; |
ЗнА | X20 | Знак операнда А ; |
ЗнВ | X21 | Знак операнда В. |
4. Синтез операционных элементов.