RPZ_1 (Курсовой проект (готовый) вариант 61)
Описание файла
Файл "RPZ_1" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 61, 61. Документ из архива "Курсовой проект (готовый) вариант 61", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "RPZ_1"
Текст из документа "RPZ_1"
14
Московский государственный технический университет
им. Н. Э. Баумана
Принял:
Виноградов В.И.
«___»__________2001г.
___________________
Курсовая работа
«Проектирование вычислительного устройства»
по дисциплине
"Архитектура ЭВМ"
Вариант №61
Выполнил:
студент группы ИУ5-53
Аронов Л.А.
_____________________________________________________
Москва 2001г.
Содержание.
-
Постановка задачи
-
Микропрограммы машинных операций
-
Алгоритмы подключения, отключения, запроса исходных данных и передачи результата.
-
Алгоритм выполнения операции «Сдвиг логический».
-
Алгоритм выполнения операции «Сложение».
-
Алгоритм выполнения операции «Вычитание».
-
Алгоритм выполнения операции «Вычитание модулей обратное».
-
Логические операции.
-
Обобщенная микропрограмма.
Списки операций и условий.
Закодированный граф микропрограммы.
Разработка структурной схемы операционного автомата.
Синтез операционных элементов.
-
Регистр кода операции.
-
Счетчик.
-
Мультиплексор регистра А.
-
Регистр А.
-
Регистр В и схема его загрузки.
-
Арифметико-логическое устройство.
-
Регистр R.
-
Выходной мультиплексор.
-
Прочие элементы.
Функциональная схема операционной части ВУ.
Список переходов.
Программирование ПЛМ.
Подсчет числа тактов, необходимых для выполнения каждой микрооперации.
Расчет максимально возможной частоты работы устройства
Заключение.
Список использованной литературы.
Приложение 1. Обобщенная микропрограмма.
Приложение 2. Списки микроопераций и условий.
Приложение 3. Закодированный граф микропрограммы.
Приложение 4. Структурная схема ОА.
Приложение 5. Списки переходов.
Приложение 6. Таблица программирования ПЛМ.
1. Постановка задачи.
Спроектировать вычислительное устройство для выполнения заданного множества операций. Вычислительное устройство должно состоять из операционной части и блока управления и подключаться к интерфейсу.
Состав шин интерфейса:
1.Шины прямой передачи данных /входные/ разрядностью 8 бит.
2.Шины обратной передачи данных /выходные/ разрядностью 8 бит.
3.Шины адреса разрядностью 6 бит.
4.Управляющие шины:
- проверка готовности устройства /ПРГОТ/,
- сигнал занятости устройства /ЗАН/,
- код операции /КОП/,
- передача данных по входным шинам /ДАННЫЕ/,
- передача результата по выходным шинам /РЕЗ/,
- запрос на передачу данных /ЗАПР/,
- подтверждение приема результата /ПРРЕЗ/,
- готовность устройства /ГОТ/,
- сигнал прерывания при делении на нуль /ПР/.
Таблица №1. Закодированный вариант задания.
Вариант | Выполняемые операции | Разрядность операндов | Код | Серия микросхем | ||||||
61 | С2 | А1 | А2 | А5 | Л2 | Л3 | Л9 | 8 | П | K555* |
*) При выполнении задания была взята серия КР1533.
Таблица №2. Расшифровка перечисленных в задании операций.
Номер | Обозначение операции | Операция |
1. | С2 | Сдвиг логический |
2. | А1 | Сложение |
3. | А2 | Вычитание |
4. | А5 | Вычитание модулей обратное |
5. | Л2 | A B |
6. | Л3 | _____ A В |
7. | Л9 | __ A В |
Формат, команд:
0 2 3 4 6
КОП |
2. Микропрограммы машинных операций.
2.1 Алгоритмы подключения, отключения, запроса исходных данных и передачи результатов.
При появлении номера устройства на шине адреса и сигнала на шине ПРГОТ, устройство (далее ВУ), при условии, что оно не занято, выдает сигнал ГОТ. После этого внешнее устройство, которое запрашивало операцию, выставляет ее код на шине данных и подает сигнал КОП. По сигналу КОП ВУ считывает код операции в регистр команд и начинает выполнение одной из микропрограмм операций.
После выдачи результата, ВУ снимает сигнал с шины ЗАН. После этого внешнее устройство снимает адрес устройства с шины адреса, освобождая интерфейс.
Для запроса данных устройство выдает сигнал ЗАПР. О появлении данных на входной шине интерфейса говорит сигнал ДАННЫЕ.
Для передачи результата, устройство выставляет сигнал РЕЗ и подает результаты на выходную шину. О приеме результата внешним устройством свидетельствует сигнал ПРРЕЗ.
2.2 Алгоритм выполнения операции «Сдвиг логический».
Логический сдвиг – это такой сдвиг, при котором сдвигаются все разряды слова, а освободившиеся заполняются нулями, при этом знак числа не сохраняется. Сам сдвиг будем осуществлять в регистре B. В зависимости от значения бита знака K(3) в поле кода операции, содержимое регистра B будет сдвигаться вправо или влево на число разрядов, указанных в поле K(4:7).
2.3 Алгоритм выполнения операции «Сложение».
С
ложение производится с учетом знака.
2.4 Алгоритм выполнения операции «Вычитание».
В
ычитание производится над модулями операндов. Знак формируется с учетом знака операндов. Уменьшаемое – в регистре А; Вычитаемое – в регистре В.
2
.5 Алгоритм выполнения операции «Вычитание модулей обратное».
2.6 Логические операции.
Логические операции могут быть выполнены АЛУ напрямую. При их выполнении знак не используется, поэтому бит знака должен сохраняться, как есть.
3. Обобщенная микропрограмма.
Обобщенная микропрограмма строится на основе микропрограмм отдельных операций. Она должна организовывать отдельные микропрограммы в единое целое, обеспечивать подключение к шине, запрос кода операции и исходных данных, выполнение микропрограммы, выдачу результатов и отключение от шины.
Вначале осуществляется подключение устройства к шине. Затем считывается код микрооперации на, основании одного из логических условий B1-B7, принимается решение о том, какая микрооперация должна быть выполнена. Условия формируются следующим образом:
B1= | K(2) K(1) K(0) | - сдвиг логический |
B2= | K(2) K(1) K(0) | - сложение |
B3= | K(2) K(1) K(0) | - вычитание |
B4= | K(2) K(1) K(0) | - вычитание модулей обратное |
B5= | K(2) K(1) K(0) | - A B |
B6= | K(2) K(1) K(0) | - (A B) |
B7= | K(2) K(1) K(0) | - A B |
Для формирования условий используется дешифратор. Его использование позволяет упростить логику работы программы.
Для всех микроопераций данные считываются в регистры А и В.
Разработанная обобщенная микропрограмма представлена в Приложении1.
4. Списки операций и условий.
Списки операций и условий составляются на основе обобщенной микропрограммы (Приложение 1).
Построение таблицы микроопераций, осуществляется следующим образом. Выписываются все использованные виды микроопераций, каждому виду микроопераций ставится в соответствие индекс – Yi, который является обозначением управляющего сигнала, закрепленного за данным видом микроопераций. Вид микроопераций объединяет все одинаковые микрооперации, встречающиеся в микропрограммах (или обобщенной микропрограмме). Список управляющих сигналов и соответствующих им микроопераций приведен в Приложении 2.
Составление списка логических условий осуществляется следующим образом. Выписываются все виды логических условий, использованных в обобщенной микропрограмме. Каждому из них ставится в соответствие индекс Xi, который является обозначением соответствующего осведомительного сигнала, закрепленного за данным видом логических условий. Список логических условий и соответствующих им осведомительных сигналов приведен в Приложении 2.
5. Закодированный граф микропрограммы.
Имея обобщенную микропрограмму и списки операций и условий, мы можем построить на их основе закодированный граф микропрограммы. Он будет нам необходим при разработке управляющего автомата.
В закодированном графе все операции заменяются управляющими сигналами, а все условия информационными сигналами.
После этого каждому состоянию присваивается уникальный номер ai. Начальное и конечное состояния имеют номер 0.
Закодированный граф микропрограммы представлен в Приложении 3.
6. Разработка структурной схемы операционного автомата.
Разработка структурной схемы операционного автомата выполняется на основании списков операций и логических условий (Приложение 2). При этом должны учитываться особенности конкретных микросхем.
Код операции должен фиксироваться в регистре К. Три его младших разряда должны поступать на дешифратор, который формирует сигналы B1-B7. Разряд К(3) принимает участие в формировании информационного сигнала x4. Разряды из поля K(4:7) поступают на мультиплексор счетчика для того, чтобы устанавливать в него количество сдвигаемых разрядов.
Должна быть схема сравнения значения, появившегося на адресной шине, со значением, выставленном на тумблерном регистре. По результатам этого сравнения и на основании сигналов ПРГОТ и ЗАН должно вычисляться условие запуска МП (x1).
Регистр занятости предназначен для хранения состояния занятости устройства. Его выход должен подключаться к сигнальной шине интерфейса. Он должен предусматривать установку и сброс.
Регистры А, В и R, а также ALU, участвуют во всех вычислениях, включая умножение. Поэтому их разрядность равна 16 бит.
В регистр А информация может поступать из двух источников: со входной шины данных и из регистра R. Поэтому на его входе предусмотрен мультиплексор разрядностью 16 бит. Сам регистр А должен поддерживать операции записи и обнуления.
В регистр В информация может поступать только со входной шины. Но, при подготовке к выполнению операции «Сдвиг арифметический», в регистр В должен заноситься модуль множителя. А знак множителя должен участвовать в образовании знака результата. Для этого знаковый разряд подается на вход регистра через элемент, обнуляющий его при необходимости.
АЛУ используется для выполнения арифметических и логических операций. Его разрядность равна 16 битам. Последний 16 бит не используется, так как даже при умножении до него результат не доходит. На входе АЛУ есть два элемента, которые могут выполнять операцию взятия модуля от операндов в прямом коде. Для этого достаточно «занулить» знаковые разряды, а именно 7-й бит.