Вопросы для самоподготовки к экзамену
Описание файла
Документ из архива "Вопросы для самоподготовки к экзамену", который расположен в категории "". Всё это находится в предмете "вычислительные сети и системы" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "к экзамену/зачёту", в предмете "вычислительные средства асоиу" в общих файлах.
Онлайн просмотр документа "Вопросы для самоподготовки к экзамену"
Текст из документа "Вопросы для самоподготовки к экзамену"
Вопросы к экзамену по курсу
«ВСАСОИУ»
-
Поколения ЭВМ.
-
Неймановские принципы программного управления.
-
Структура и работа ЭВМ.
-
Компоненты ЭВМ.
-
Функциональная организация памяти. Виртуальная память.
-
Интерфейс. Способы передачи данных.
-
Структурная организация ЭВМ на основе единого интерфейса.
-
Структурная организация ЭВМ на основе каналов ввода-вывода.
-
Принципы работы мультиплексных и селекторных каналов.
-
Основные характеристики ЭВМ.(Операционные ресурсы, объем памяти, быстродействие, производительность).
-
Представление данных в ЭВМ.(Целые и действительные числа с фиксированной и плавающей запятой).
-
Представление данных в ЭВМ.(Десятичные числа, символы, логические значения).
-
Способы адресации. (Прямая, непосредственная, косвенная, неявная).
-
Способы адресации. (Регистровая, модификация адресов).
-
Способы адресации. (Относительная, страничная).
-
Машинные операции.
-
Машинные команды.(Форматы, адресность).
-
Машинные команды.(Команды условного и безусловного переходов).
-
Машинные команды.(Команды перехода к подпрограммам).
-
Взаимодействие устройств ЭВМ при выполнении машинной команды.
-
Универсальные процессоры.
-
Функциональные, стековые и ассоциативные процессоры.
-
Конвейерные, векторные и матричные процессоры.
-
Принципы микропрограммного управления операциями. Операционный и управляющий автоматы.
-
Операционный и управляющий автоматы. Основные характеристики. Взаимодействие.
-
ЯФМП. Описание слов и массивов. Двоичные операции и двоичные выражения.
-
ЯФМП. Микрооперации. Типовые микрооперации.
-
ЯФМП. Совместимость микроопераций. Логические условия. Содержательный граф ФМП.
-
Структурный базис операционного автомата.(Память. Шины. Комбинационные схемы).
-
Шины. УГО. Управляемые шины. Мультиплексоры.
-
Порядок проектирования операционного автомата.
-
Пример синтеза канонической структуры операционного автомата.
-
Операционные элементы.
-
Операционные автоматы. Классификация. Основные характеристики.
-
Синтез булевых функций с большим числом аргументов. Пример синтеза мультиплексора.
-
Построение операционного элемента на основе регистра. Пример.
-
Построение операционного элемента на основе универсальной арифметико-логической схемы (АЛУ). Пример.
-
Исходные данные для проектирования управляющих автоматов.
-
Понятие комбинационной схемы и цифрового автомата.
-
Структуры автоматов Мура и Мили.
-
Структурная организация управляющих автоматов. Проектирование памяти.
-
Структурная организация управляющих автоматов. Формирование сигналов возбуждения и выходных сигналов.
-
Синтез управляющих автоматов по схеме Мура.
-
Пример синтеза управляющего автомата по схеме Мура.
-
Программируемые логические матрицы.
-
Построение управляющих автоматов на программируемых логическиех матрицах.
-
Микропрограммные устройства управления. Структура и работа.
-
Микропрограммные устройства управления. Методы формирования управляющих сигналов.
-
Микропрограммные устройства управления с принудительной адресацией.
-
Микропрограммные устройства управления с естественной адресацией.
51.Классификация процессоров.
52. Типовая архитектура универсального процессора.
53. Структуры процессоров с одной и тремя внутренними шинами.
54. Функциональные и стековые процессоры.
55. Конвейерные и векторные процессоры.
56. Конвейерные и матричные процессоры.
57. Ассоциативные процессоры.
58. Архитектура ядра процессора Pentium-4. Конвейерная обработка.
59. Принцип работы конвейера в суперскалярных процессорах. Причины простоя
конвейера.
60. Технология предсказания переходов при конвейерной обработке команд в процессоре.
61. Назначение и разновидности регистров на примере процессорного ядра Pentium-4.
62. Различия между фон-неймановской и гарвардской архитектурами процессоров.
63. Назначение и типы кэш-памяти центрального процессора.
64. Типы кэш-памяти и различия в их организации работы.
65. Методы синхронизации содержимого кэш-памяти в мультипроцессорных архитектурах.
66. Классификация ЗУ по функциональному назначению.
67. Запоминающие устройства с произвольным доступом.
68. Запоминающие устройства с последовательным доступом.
69. Запоминающие устройства. Структуры 2D, 3D, 2.5D.
70. Адресные и безадресные ЗУ.
71.Структурная организация блоков памяти полупроводниковых ЗУ.
72. Биполярные ЗУ. Принцип работы. Структура элемента памяти.
73. Биполярные ЗУ. Структура блока памяти.
74.Статические МОП-ЗУ. Принцип работы. Структура элемента памяти.
75. Динамичекие МОП-ЗУ. Принцип работы. Структура элемента памяти.
76. Постоянные запоминающие устройства. Перепрограммируемые ПЗУ.
77. Энергонезависимые запоминающие устройства.
78. Внешние запоминающие устройства. Принципы магнитной записи.
79. Внешние запоминающие устройства. Импульсные методы магнитной записи.
80.Внешние запоминающие устройства. Потенциальные методы магнитной записи.
81. Накопители на магнитной ленте. Расположение информации на носителе.
82. Накопители на магнитной ленте. Лентопротяжный механизм.
83. Накопители на магнитных дисках. Конструкция и работа.
84. Накопители на магнитных дисках. Расположение информации.
