Лекц.БЦВМиСР1-8(2) (Все лекции по БВМиС в ворде), страница 7
Описание файла
Файл "Лекц.БЦВМиСР1-8(2)" внутри архива находится в папке "Все лекции по БВМиС в ворде". Документ из архива "Все лекции по БВМиС в ворде", который расположен в категории "". Всё это находится в предмете "бортовые вычислительные машины и системы (бвмис)" из 11 семестр (3 семестр магистратуры), которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "лекции и семинары", в предмете "бвмис" в общих файлах.
Онлайн просмотр документа "Лекц.БЦВМиСР1-8(2)"
Текст 7 страницы из документа "Лекц.БЦВМиСР1-8(2)"
-считывание информации из поля АЗ РКУУ на ША;
-прием информации с ША на РАОЗУ;
-считывание информации из РЗ ПК на ШД;
-прием информации с ШД на РЧ ОЗУ.
Таким образом, адрес ячейки ОЗУ (А3), в которой должен быть размещён результат операции, попадает на РА ОЗУ, а сам результат из регистра Р3 попадёт на РЧ ОЗУ.
Аналогичным образом можно перечислить функциональные сигналы, формируемые устройством управления на всех тактах реализации рассмотренной выше операции сложения (см. Таблицу 1).
Существует два подхода к построению узла формирования функциональных сигналов:
-
На основе так называемой «жесткой логики»;
-
На основе микропрограммировании.
В соответствии с этим разделением получили свои названия и устройства управления ВМ.
6. 1. Устройство управления на основе «жёсткой логики» (УУЖЛ).
Устройства управления этого типа получили свое название потому, что узел формирования функциональных сигналов (см. рис. 6. 2) в таких УУ реализован аппаратно, т.е. в виде комбинационных схем или конечных автоматов, в которых соединения между логическими элементами выполнены «жёстко» на физическом уровне в виде обычных проводников. Любое изменение таких логических схем приводит к необходимости изменения соединений между логическими элементами.
Представленная на рис. 6. 2 структурная схема УУЖЛ содержит в своем составе следующие основные узлы:
1) РК – регистр команд ВМ, разделенный на две части: КОП – поле, содержащее код операции и адресную часть которая в свою очередь может состоять из нескольких полей. В рассматриваемом нами примере реализации команды сложения адресная часть команды содержит три адреса (используется способ прямой адресации): А1 и А2 – адреса исходных операндов в ОЗУ и А3 – адрес размещения в ОЗУ результата.
Таблица 1. Перечень функциональных сигналов и выполняемые ими микрооперации на различных тактах реализации команды сложения.
Такт | Функц. сигнал | Выполняемые микрооперации |
I | Ф1 Ф2 | Выдача из РАК УУ на ША; Прием на РА ПЗУ с ША; |
II | Ф3 | Пуск ПЗУ (в режиме считывания); |
III | Ф4 Ф5 | Выдача из РЧ ПЗУ на ШД; Прием на РК УУ с ШД; |
IV | Ф6 Ф7 | Выдача из поля А1 РК УУ на ША; Прием на РА ОЗУ с ША; |
V | Ф8 | Пуск ОЗУ в режиме считывания; |
VI | Ф9 Ф10 | Выдача из РЧ ПЗУ на ШД; Прием на Р1 ПК с ШД; |
VII | Ф11 Ф7 | Выдача из поля А2 РК УУ на ША; Прием на РА ОЗУ с ША; |
VIII | Ф8 | Пуск ОЗУ в режиме считывания; |
IX | Ф9 Ф12 | Выдача из РЧ ОЗУ на ШД; Прием на Р2 ПК с ШД; |
X | Ф13 | Выполнение операции сложения в АЛУ ПК; |
XI | Ф14 Ф7 Ф15 Ф16 | Выдача из поля А3 РК УУ на ША; Прием на РА ОЗУ с ША; Выдача из РЗ ПК на ШД; Прием на РЧ ОЗУ с ШД; |
XII | Ф17 Ф18 Ф19 | Пуск ОЗУ в режиме записи; Формирование адреса следующей команды в Сх. ФСА; Прием на РАК УУ адреса следующей команды. |
2) ДШ КОП – дешифратор кода операции, имеющий m входов и к выходов по числу реализуемых команд данной ВМ. На рис. 6. 3 показано разделение всей системы команд (СК) ВМ на две группы.
3) Распределитель – временная диаграмма работы которого показана на рис. 6. 4. Этот узел получает тактирующие сигналы от генератора (Ген.), формирует на своих L выходах специальные ходы, обеспечивающие «объединение» таких фундаментальных философских понятий, как пространство (выходы У1,У2,…УL ) и время (такты 1,2,…L).
4) Сх. ФСА – схема формирования адреса следующей команды (см. рис. 6. 5). На вход этой схемы поступают все сигналы с выходов ДШ КОП. При реализации команд I группы адрес следующей команды формируется на основе адреса текущей команды с помощью счетчика адреса команды (Сч. АК) (на который всегда записывается адрес текущей команды) путем увеличения его значения на единицу (сигнал «+1»). При этом на управляющие входы мультиплексора MS подается код 01 (В=0, С=1) и вход 1 соединяется с выходом MS, т.е. в РАК передается новое содержимое Сч. АК.
1
2
М
. . .
Уз. ФФС
К
L
Ф13
ДШ КОП
Распределит.
Ген.
Сх. ФСА
m
Выдача:
РК
А1
Пр. (Ф1З)
Выд.
(Ф1)
Пр. (ФЗ)
КОП
Адр. часть
А2
А3
РАК
ША
ШД
Р
m
1
К
2
1
К2
2
К1
1
2
1
2
ДШ
КОП
Код операции из поля КОП РК
Команды, исполняемые в АЛУ ПК – гр. 1 (арифметические, логические, команды сдвига и т.д.; всего К1 шт.)
УП1
УП2
УПК2
Команды условного перехода – К2 штук.
Команды, исполняемые в УУ – гр.2
ис. 6. 2. Устройство управления (УУ) на основе «жёсткой» логики.
БП – безусловный переход
Переход к подпрограмме
Возврат из подпрограммы
БП по адресу из спец. регистра
Рис. 6. 3. Дешифратор кода операции. Разделение команд на две группы:
1) исполняемые в АЛУ ПК (гр. 1)
2) исполняемые в УУ. (гр. 2)
При реализации команд условного перехода (УП1, УП2,…УПК2) при выполнении условий перехода (Пр1, Пр2, … Прк2) на управляющих входах MS формируется код 00, что обеспечивает передачу на РАК содержимого поля А1 РК, т.е. передачу адреса перехода. Аналогичным образом формируется адрес следующей команды при реализации команд безусловного перехода (БП) и перехода к подпрограмме (Пер. к ПП). При реализации команды Пер. к ПП к содержимому Сч. АК добавляется единица (+1) и это новое значение записывается в СТЕК (сигнал «зап.»). Т.е. обеспечивается запоминание адреса возврата из подпрограммы, который выбирается из СТЕК`а при реализации команды «Возврат из ПП». (сигнал «счит», на управляющие входы MS подается код 10, В=1, С=0). Если при выполнении команды УПi условия не выполняются, то адрес следующей команды формируется также как и выполнении команд первой группы.
У1
t
У2
t
Уi
t
УL-1
t
УL
№ такта
t
L
1
L-1
…
…
2
i
Цикл
Рис. 6. 4. Временная диаграмма работы распределителя (классическая «лестница»).
5) Уз. ФФС – узел формирования функциональных сигнал – сигналов управления вычислительным процессом в ВМ. Логические схемы формирования функциональных сигналов – это комбинационные схемы или конечные автоматы, на входе которых подаются специальные коды от ДШ КОП и распределителя. Код от ДШ КОП определяет набор тех функциональных сигналов, которые необходимы для реализации выполняемой команды. «Привязка» этих сигналов ко времени обеспечивается за счет сигналов Yi,формируемых распределителем. На рис. 6. 6 представлен фрагмент узла формирования функциональных сигналов обеспечивающих выполнение команды сложения в соответствии с таблицей №1.
ПрК2
Пр1
УL1
Пер. к ПП
+1
ст.
&
&
&
&
&
&
1
&
1
Сч. АК
MS
&
СТЕК
&
&
Пр2
В РАК
К1
1
УП1
УП2
А
Счит
Поле А1 РК в командах:
БП, УП, Пер. к ПП
УПК2
БП
Зап.
УL2
Счит.
УL3
2
0
2
1
С
мл
Возвр. из ПП
УL4
В
УL5
Рис. 6. 5. Схема формирования адреса следующей команды (Сх. ФСА).
Представленный на рис. 6. 6. фрагмент Уз. ФФС реализован с помощью простых комбинационных схем с использованием сигналов распределителя.
Другой подход к построению Уз. ФФС основан на синтезе конечных автоматов. На рис. 6.7, 6.8 и 6.9 показаны этапы синтеза автомата Мура, обеспечивающего формирование функциональных сигналов Ф1÷Ф19 управления процессом выполнения машинной команды сложения в соответствии с таблицей 1. Сам автомат Мура, представленный на рис. 6. 10, содержит четыре триггера D с внутренней задержкой и четыре схемы ИЛИ, формирующие функции возбуждения этих триггеров. Конечные цепи формирования функциональных сигналов основаны на использовании дешифратора состояний автомата (ДШ) и трех схем ИЛИ.
Структура логических схем Уз. ФФС уникальна для каждой ВМ отражает систему команд машины и принятые способы выполнения операций. Отработка УУ ЖЛ – это фактически отработка (синтез и отладка) этого узла.
6. 2. Организация устройства управления ВМ на основе микропрограммирования (УУМП).
Основная идея этого метода заключается в замене логических схем узла формировния функциональных сигналов (Уз. ФФС) в УУ ЖЛ двоичными кодами, размещенными в специальном ЗУ, и организации такого режима работы этого ЗУ, при котором формируемые на выходном регистре этой памяти коды, преобразуясь в функциональные сигналы, обеспечивают реализацию команд ВМ.
При таком подходе каждой команде ВМ (реализуемой в процессоре) ставится в соответствии определенный набор слов этом специальном ЗУ. При этом используется терминология, представленная на рис. 6. 11.