166792 (Логические элементы и их электронные аналоги), страница 2

1 1 1

Логический элемент ИЛИ на МОП-транзисторах может быть выполнен по схеме, приведенной на рис. 6, б. В этой схеме тран­зисторы VT1 и VT2 включаются при подаче на их затворы поло­жительного напряжения логической 1 и выключаются, если дей­ствует напряжение логического 0. Транзистор VT3 используется вместо резистора и постоянно открыт, что приводит к потребле­нию энергии питания, в то время когда открыты транзисторы VT1 и VT2.

Логический элемент НЕ.

Э

Таблица 3

Функциональная таблица (таблица истинности) НЕ

А Q

0 0

0 1

то операция применяется в случаях, когда требуется иметь противоположные значения переменной. Противоположное значение переменной называется дополнением этой переменной Символически для НЕ оно обозначается чертой над соответствующей переменной величиной: А=Q.

В простейшем случае элемент НЕ инвертор - может быть выпол­нен на биполярном (или поле­вом) транзисторе с общим эмиттером (рис. 7, а). Когда на входе А действует сигнал 0, транзистор VT тока" не проводит и напряже­ние на выходе Q максимально, практически равно напряжению источника питания и соответствует сигналу 1. Если на входе действует положительное напряжение, соответствующее сигналу 1, транзистор VT (n - p - n-типа) отпирается, переходит в режим насыщения и напряжение на выходе Q снижается до уровня 0,1—0,3 В, соответствующее сигналу 0. Таким образом, схема инвертирует входной сигнал. У рассмотренной схемы НЕ много недостатков: малы быстродействие и нагрузочная способность и весьма низка помехоустойчивость. Поэтому на практике исполь­зуют более сложные схемы. В частности, на рис. 7, б приведена схема инвертора семейства ТТЛ на основе многоэмиттерного транзистора VT1. При напряжении логического 0 на входе А создаются условия для проте­кания тока в транзисторе VT1 только в цепи перехода эмит­тер-база (на рис. 7, б ука­заны два параллельно соеди­ненных эмиттера, работаю­щих как один), а переход коллектор-база закрыт, вслед­ствие чего нет тока в цепи ба­зы транзистора VT2 и он за­перт. При этом на его кол­лекторе имеется напряжение, близкое к напряжению ис­точника питания. Это напря­жение действует на базу тран­зистора VT3, что приводит к его полному отпиранию. В то же время транзистор VT4 заперт, поскольку на его базу не подается никакого напряжения, так как транзистор VT2 закрыт, ток через него не проходит и на рези­сторе R2 нет напряжения (которое могло бы открыть транзи­стор VT4). Таким образом, поскольку транзистор VT3 открыт, а VT4 закрыт, на выходе Q действует положительное напряжение, близкое к напряжению источника питания, что соответствует логической 1. Если на вход А подается напряжение логической 1, то переход эмиттер - база транзистора VT1 запирается, но создаются условия для протекания тока через его переход коллек­тор - база и тем самым для протекания тока через базу транзи­стора VT2, что приводит к его отпиранию и переходу в режим насыщения. При этом транзистор VT3 запирается (так как на коллекторе VT2 действует слишком низкое напряжение), а тран­зистор VT4 отпирается, так как на его базу подается с рези­стора R2 напряжение в положительной полярности. Таким обра­зом, через малое сопротивление открытого транзистора VT4 выход соединяется с общей шиной «землей» и напряжение на нем оказывается почти нулевым и схема работает как инвертор. Диод VD, включенный на вход А, защищает схему от перегрузки по входу.

Существенно повысить быстродействие инвертора и снизить расход энергии питания позволяет применение диодов Шоттки, включаемых параллельно переходу коллектор - база биполяр­ного транзистора (рис. 7, в). Такое соединение называется тран­зистором Шоттки и обозначается в электронных схемах, как пока­зано на рис. 7, в. Среднее время задержки сигналов в логических элементах ТТЛШ порядка 1,5 нс при средней потребляемой мощ­ности около 20 мВт на один логический элемент.

Применение МОП-транзисторов позволяет почти в 10 раз увеличить число активных элементов на кристалле интегральной микросхемы и более чем в 10³ раз уменьшить потребление энергии питания по сравнению с биполярными транзисторами. Однако почти в 10—20 раз уменьшается быстродействие (в первую оче­редь, из-за больших емкостей на входе и выходе транзисторов и очень высоких входных сопротивлений).

И нвертор на МОП-транзисторах с n-каналами может быть выполнен по схеме, приведенной на рис. 8, а. Транзистор VT1, на затвор которого подается напряжение в отпирающей поляр­ности, выполняет роль резистора (сопротивление которого может быть сделано любым - в пределах от сотен омов до сотен кило-омов - в зависимости от технологии изготовления и напряжения на затворе). Если на входе А действует сигнал 0, то транзистор VT2 закрыт и напряжение на выходе Q практически равно напря­жению источника питания, т. е. соответствует напряжению логи­ческой 1. Когда на вход А действует положительное напряжение, соответствующее напряжению логической 1, то транзистор VT2 открывается (его сопротивление при этом составляет всего 300 - 500 Ом) и напряжение на выходе Q становится весьма малым (де­сятые доли-единицы вольт), что соответствует логическому 0. Существенное повышение быстродействия (и снижение потребле­ния энергии питания) достигается при использовании комплиментарной пары КМОП-транзисторов.

С хема КМОП-инвертора приведена на рис. 8, б. Если на входе А схемы действует напряжение логического нуля, то тран­зистор VT1, имеющий р-канал, полностью открыт, поскольку его затвор при этом соединен с общим проводом и поэтому на него подается напряжение в отпирающей полярности относительно истока, соединенного с плюсом источника питания. Транзи­стор VT2 имеющий n-канал, заперт, вследствие чего напряжение на выходе Q максимально и соответствует напряжению логиче­ской 1. Когда на вход А подается положительное напряжение логической 1, то транзистор VT1 запирается, а транзистор VT2 полностью отпирается, вследствие чего напряжение на входе Q становится нулевым. Быстродействие этой схемы по сравнению с предыдущей существенно увеличивается благодаря тому, что заряд-перезаряд паразитных емкостей происходит через весьма малые сопротивления полностью открытых транзисторов VT1 и VT2. Потребление энергии питания снижается до уровня деся­тых долей микроватта на один элемент потому, что схема потреб­ляет ток, в сущности, только во время переключения, когда один транзистор открывается, другой закрывается. В остальное вре­мя — при 0 или 1 — всегда один из транзисторов закрыт и ток от источника питания не потребляется.

Рис. 7. Логический элемент НЕ, выполненный на обычном биполярном транзисторе (а); многоэмиттерном транзисторе с дополнительным усилителем (б); Транзистор Шоттки и его условное графическое изображе­ние в электронных схемах (в).

Рис. 8. Логический элемент НЕ, выпол­ненный на МОП-транзисторах с n-каналом (а), комплиментарной паре МОП-транзисторов с n- и р-каналами (б).

Логический элемент И – НЕ.

Б олее универсален элемент И-НЕ, позволяющий одновременно с операцией логического умножения выполнить и отрицание, тем более что в большинстве случаев это не усложняет схемы. Например, на рис. 9, а приведен МОП-вариант схемы логиче­ского элемента И-НЕ. Транзистор VT1 используется вместо сопро­тивления нагрузки и постоянно открыт, ибо на его затвор подается напряжение в отпирающей полярности. Если на затворы транзи­сторов VT2 и VT3 поданы напряжения логического 0, то они за­перты, тока не проводят и на выходе Q действует почти полное напряжение питания, т. е. напряжение логической 1. Если по­дается напряжение логической 1 только на один из входов А или В, то состояние схемы не изменяется и напряжение на выходе остается неизменным. Однако, если на оба входа действуют на­пряжения логических 1, то оба транзистора VT2 и VT3 отпираются, их внутреннее сопротивление уменьшается (до 500 - 1000 Ом) и напряжение на выходе Q также становится весьма малым, т. е. на выходе действует логический 0 - в полном соответствии с таб­лицей истинности И-НЕ (табл. 4.).

Таблица 4.

Функциональная таблица (таблица истинности) И-НЕ

A B Q

0 0 1

1 0 1

0 1 1

1 1 0

Н едостаток схемы - при подаче на входы A и В одновременно напряжений логических 1 схема потребляет ток от источника питания. Если же элемент И-НЕ выполнен на КМОП-транзисторах, то этого не происходит. В частности, на рис. 9, б дается схема подобного элемента. Транзисторы VT1 и VT2 имеют р-каналы, вследствие чего, когда на их затворах (входах A, В) дей­ствуют сигналы логических 0, они полностью открыты и на выходе Q имеется положительное напряжение логической 1. При этом транзисторы VT3 и VT4 полностью заперты, ибо имеют n-каналы. Когда на оба входа A, В одновременно действуют положительные напряжения логических 1, транзисторы VT1 и VT2 запираются и напряжение с выхода Q снимается. При этом транзисторы VT3 и VT4 отпираются и выход оказывается соединенным с общим про­водом через малое сопротивление (500 - 1000 Ом). Если на одном из входов действует напряжение логического 0, а на другом - напряжение логической 1, то один из транзисторов с р - каналом (VT1 или VT2) запирается, но другой остается открытым, и поскольку они включены параллельно, на выходе остается напря­жение логической 1. При этом один из транзисторов с n-каналом (VT3 или VT4) оказывается открытым; другой - закрытым, и, поскольку они включены последовательно, шунтирования выхода Q малым сопротивлением не происходит и напряжение на выходе оказывается высоким. Таким образом, сама схема тока не потребляет (разве что в те мгновения, когда происходит про­цесс ее переключения — но это, в среднем, доли микроватта). ТТЛ-вариант схемы логического элемента И-НЕ дан на рис. 5, в. Из рассмотрения рисунка вполне очевидно, что схема предста­вляет собой стандартный элемент И (рис. 5, в), к которому добавлен выходной стандартный усилитель — от инвертора (см. рис. 7, б). Условные изображения логического элемента И-НЕ дана на рис. 9, г.

Рис. 9. Логический элемент И-НЕ, выполненный на МОП-транзисторах с га-каналами (а), многоэмиттерном биполярном транзисторе и дополнительном усилителе (б), комплементарных МОП-транзисторах (в) и условные графические обозначения элементов ИЛИ-НЕ и И-НЕ в электронных схемах (г)

Логические элементы ИЛИ-НЕ.

Изменив схему логического элемента ИЛИ на МОП-транзисторах возможно получить новый, более универсальный элемент ИЛИ-НЕ, осуществляющий одновременно с логическим сложением ИЛИ и логическое отрицание (инверсию) НЕ. Для этого активные эле­менты должны быть использованы не в режиме повторителей (как в схеме рис. 6, б), а в режиме усилителей-инверторов, что легко достигается перенесением общего сопротивления нагрузки из цепи истоков в цепь стоков. На рис. 10, а приведена такая схема логического элемента ИЛИ-НЕ. При сигналах логического 0 на входах А и В транзисторы VT2 и VT3 заперты, а поскольку транзистор VT1 постоянно открыт и играет роль сопротивления нагрузки, то на выходе Q действует положительное напряжение логической 1. Если на одном из входов А или В (или одновременно на двух) действует положительное, напряжение, соответствующее логической 1, то транзистор VT2 или VT3 или оба вместе оказы­ваются открытыми и напряжение на выходе Q снижается до нескольких десятых долей-единиц вольт, т. е. до уровня напряжения логического 0.

Таблица 5.

Функциональная таблица

(таблица истинности) ИЛИ-НЕ.

А В Q

0 0 1

1 0 0

0 1 0

1 1 0

а

б