45542 (Электронно вычислительные машины и вычислительные системы), страница 4
Описание файла
Документ из архива "Электронно вычислительные машины и вычислительные системы", который расположен в категории "". Всё это находится в предмете "информатика" из , которые можно найти в файловом архиве . Не смотря на прямую связь этого архива с , его также можно найти и в других разделах. Архив можно найти в разделе "рефераты, доклады и презентации", в предмете "информатика, программирование" в общих файлах.
Онлайн просмотр документа "45542"
Текст 4 страницы из документа "45542"
В стеке есть вершина, накопитель, указатель в стеке. Есть команды записи (PUSH) и извлечения (POP).
Глубина стека: количество слов которое может вместить стек.
Существует 2 способа организации стека:
-
программный - в ОЗУ
-
аппаратный в процессоре – в процессоре
Указатель стека – это регистр указывающий сколько регистров стека занято.
Способы изменения содержимого стека:
-
декрементивный –1
-
инкрементный +1
Если стек переполнен, то могут быть потеряны либо 1-й элемент, либо все элементы.
Магазин (очередь) – FIFO, т.е. first in first out.
К1002ИР2 (32*8) – микросхема, реализующая магазин (32-слова на 8 разрядов).
RAWR – готовность к записи, т.е. можно еще записать или нет.
RARR – готовность к чтению, т.е. регистр не пуст.
E - разрешение считывания с 32-го регистра.
E
R – служит для стирания информации в 1-ом регистре.
З
апись производится в 1-й регистр.
Ассоциативные ЗУ(АЗУ). Это безадресные ЗУ обращение к которым ведется по содержимому памяти.
Достоинства – сразу выбираются все элементы, удовлетворяющие данному кода признака, т.е. адрес не нужен. Выигрыш при считывании многих ячеек памяти.
Структурная схема.
БМУ – блок местного управления.
С
труктурная схема матрицы АЗУ.
ЗЭ – запоминающий элемент, ЧШ1 – числовая шина 1, ШИС – шина индикации совпадений. n – количество элементов в строке (столбце), N – количество строк. РШ1-1 – разрядная шина 1-1.
На разрядную шину подаются коды входного числа. Для проведения сравнения каждый ЗЭ сопровождается логикой совпадения. Эта логика осуществляет сравнение кода признака с кодом хранящемся в ЗЭ.
Каждый ЗЭ обеспечивается схемой равнозначности. А затем на шину реализации совпадения реализуется конъюнкция.
Количество шагов опроса будет определяться разрядности: lопр.=N*n.
Опрос может быть:
-
Последовательно по строкам и по столбцам.
-
Параллельно по столбцам и последовательно по строкам.
-
Параллельно по строкам и последовательно по столбцам.
-
Параллельно по строкам и по столбцам.
Ц
епочечные ЗУ. Образуется цепочка регистров и информация с некоторой частотой передается постоянно, замыкаясь по концам.
Или
Процессоры
Основные характеристики и параметры процессоров.
-
Архитектура
-
структура команд (длина, разделение по полям)
-
система команд (количество групп)
Виды архитектуры процессоров:
1. Процессоры с традиционной архитектурой
CISC – комплексная система команд (множество самих команд и различных структур)
Пример: Intel.
Команда выполняет достаточно большую функцию.
2. RISC – сокращенная система команд.
Меньше команд. Сами команды короче и имеют одинаковый размер. Функции, которые выполняет одна команда, меньше, чем в CISC.
Достоинства: 1 легче обеспечивать распаковку команды
2 лучше аппаратная реализация RISC – процессора
Недостаток: 1 требуется больше команд для реализации программы, чем в CISC – процессоре
2 RISC не позволяет обеспечить эффективную конвейерную обработку с большим числом ступеней конвейера
Пример: Apple, Alpha.
3. VLIW – очень длинное слово команды.
Прямо противоположное RISC.
Команд не много, но они очень объемные.
-
Технология: 0.8, 0.5, 0.3, 0.25, 0.18, и 0.15 мк. Это размеры п/п.
-
Площадь кристалла процессора 50÷300 см2.
-
Кол-во транзисторов в процессоре: 1÷15 млн. шт.
-
Тактовая частота 100…450 МГц. В перспективе до 1 ГГц.
-
Разрядность
-
внутренняя 32-64 бит (до 128 бит)
-
шина данных и адреса (внешняя) 16-64 бит
-
Кэш-память 1-го уровня
-
общая
-
КЭШ-комманд и КЭШ-данных 8x8-32x32 кБ
-
Кол-во конвейеров. 2…10 сейчас. В плане 32 конвейера.
-
Набор устройств для обработки информации.
Чаще всего могут быть:
-
целочисленные устройства IU есть всегда.
-
устройство для обработки чисел с плавающей точкой FPU
-
устройство обработки команд переходов BPU
-
устройство управления памятью MMU
-
поддержка DMA – прямого доступа к памяти
-
Мощность потребления – 2.5…10 Вт
-
Напряжение питания - 2.5…5 Вт
Классификация процессоров
-
По архитектуре
-
По назначению
2.1 для персональных компьютеров
-
ПК профессионального уровня (Pentium)
-
ПК бытового уровня (Celeron)
-
для портативных компьютеров
-
для серверов
-
для мультимедиа компьютеров (MMX)
-
для многопроцессорных систем
-
специализированные процессоры
-
для обработки цифровых сигналов
-
для обработки аналоговых сигналов
-
математические сопроцессоры
-
графические сопроцессоры
-
процессоры ввода-вывода
-
сервисные процессоры
-
транспьютерные процессоры, – имеющие специальную конфигурацию для решения спец. задач
-
3 По поколениям
Основные производители: Intel, AMD, Cyrix.
Процессор – это любое устройство, выполняющее некоторые действия.
В ВТ под процессором понимают устройство, выполняющее в автоматическом режиме некоторую последовательность операций:
-
арифметические
-
логические
-
операции управления
-
операции перехода
Команда состоит из микрокоманд и означает какую-то операцию, которая состоит из микроопераций.
Микрооперация – это функциональная элементарная операция, выполняемая за один тактовый интервал и приводимая в действие одним управляющим сигналом.
Микрокоманда – это совокупность микроопераций, выполняемых параллельно во времени под действием нескольких управляющих сигналов, поступающих в одном такте.
Микропрограмма – это набор микрокоманд, обеспечивающий выполнение заданной операции или команды.
Принцип академика Глушкова (Джона Вилкса) для построения устройств обработки цифровой информации.
УУ - это комплекс средств автоматического управления процессом передачи и обработки информации.
УА предназначен для выработки последовательностей управляющих функциональных сигналов на основе задаваемого кода операции и оповещающих сигналов об особенностях операндов и результатов операции, поступающих от АЛУ.
Группы операций
-
арифметические
-
с целыми числами
-
с числами с фиксированной точкой
-
с числами с плавающей точкой
-
операции с другими видами информации
-
с логическими адресами
-
операции с изображениями
-
со звуком
операции управления и связи
-
операции управления вычислительным процессом
-
операции связи с внешними устройствами
-
обработка прерываний
-
диагностические операции
-
операции загрузки
Способы реализации операций.
-
Аппаратно-микропрограмная реализация.
-
В виде биб-ки стандартных подпрограмм
Достоинства 1: высокая скорость.
Недостаток 1: усложнение процессора.
В большинстве случаев 2-м способом исполняются функции (sin, cos, exp и т.д.)
-
Использование дополнительных блоков или сопроцессоров
Работа процессора.
С
труктурная схема микропроцессора.
-
АЛУ – выполняет логические и арифметические операции над данными. Может быть одно или несколько АЛУ.
-
БРгП – СОЗУ (сверх ОЗУ) – местная память с небольшой емкостью и высокого быстродействия. Рг этого блока указываются в командах программ и служат для хранения операндов; аккумулятора, в качестве Рг, указателя стека.
-
УУ - вырабатывает последовательность управляющих сигналов, инициирующих выполнение соответствующей последовательности микроопераций, обеспечивая выполнение текущей команды. Есть УУ с жесткой и управляемой логикой.
-
БУРг – предназначен для временного хранения управляющей информации. Содержит Рг-ы состояния процессора, Рг-ы запросов прерываний и др. управляющие Рг-ы и триггеры.
-
Блок связи – интерфейс процессора. Организует обмен информацией между процессором и ПП и защиту участков ОП от неразрешенных обращений, а также связь процессора с другими устройствами и системами.
-
Блок контроля и диагностики служит для обнаружения сбоев в работе процессора, восстановления работы программы после сбоя, поиска места неисправности.
-
Пульт управления.
Структура микропроцессора (МП)
В Рг-ре флагов хранятся индикаторы выполнения операций и полученных результатов.
В заданном эл-тном базисе спроектировать структурную схему процессора ЭВМ, удовлетворяющую заданным техническим требованиям и налагаемым ограничениям – это задача.
Критерии проектирования.
-
Затраты оборудования
-
Быстродействие (длительность такта)
-
Производительность (количество микроопераций, реализуемых за 1 такт)
-
Регулярность структуры (ее однородность)
Способы проектирования процессоров
-
Синтез процессора как единого автомата с памятью (сейчас редко)
-
Отдельный синтез операционного автомата и управляющего автомата (сейчас часто используется)
-
Использование секционированных микропроцессоров.
Элементы, на которых могут строиться процессоры.
-
Дискретные элементы (МИС, СИС) для специализированных микропроцессоров.
-
Секционированные микропроцессоры.
-
Многокристальные микропроцессоры – набор микросхем, которые обеспечивают функционирование микропроцессора, когда они соединены в одну систему (only)
-
Однокристальные микропроцессоры
-
Однокристальные ЭВМ
АЛУ
Параметры и характеристики:
-
Набор операций
-
Длительность выполнения операции.
t
i-время выполнения операции.
Pi-вероятность возникновения операции.
-
Длина слова.
Классификация АЛУ
-
По способу действия надоперандами
-
параллельный
-
последовательный
-
смешанный
-
По способу представления чисел
-
с плавающей точкой
-
с фиксированной точкой
-
десятичные
По способу использования блоков
-
блочные
-
многофункциональные
По принятой системе счисления
-
двоичные
-
восьмеричные
-
шестнадцатеричные
-
десятичные
-
троичные
По способу ввода информации
-
автономные – не получают информацию в процессе выполнения микроопераций
-
неавтономные и полуавтономные
6. По способу выполнения отдельных операций
6.1 синхронные
6.2 асинхронные
7. По способу организации выполнения отдельных микроопераций
-
с общей микрооперацией
-
конвейерного типа
Структурная организация АЛУ.
АЛУ=ЗЧ+КЧ (КС)
ЗЧ – запоминающая часть.
КЧ (КС) – комбинационная часть (схема).
Д
– Подмножество входных данных.
R – Подмножество выходных результатов.
Y – Подмножество управляющих сигналов.
Х – Подмножество осведомительных результатов.
Для каждой МОП (микрооперации) может существовать отдельное КС или наоборот – для всех МОП – одна КС.