referat (Средства отладки электронных схем), страница 2

    Для OTP МК семейства НС05, входящих в программу “NO EXUSES”, на основе базовой платформы MMEVS созданы завершённые комплекты средств отладки KITMMEVS05xx, в состав которых входит среда MCUez.

    Системы типа MMЕVS фирма МотоRоLа относит к классу дешёвых внутрисхемных эмуляторов. Их развитием являются системы типа MMDS, которые имеют следующие дополнения по отношению к MMEVS:

• аппаратные средства платформы M68MMDS05 содержат двухпортовое ОЗУ, на основе которого выполнен логический анализатор;

• встроенный логический анализатор позволяет записать в память 8К состояний выводов целевого МК при выполнении прикладной программы в реальном времени;

• встроенный источник питания;

• все элементы системы отладки объединены в металлическом корпусе.

1.3 Программаторы

     Фирма MOTOROLA предлагает ряд дешевых плат программаторов для МК семейства НС05. Эти платы специализированы для определенных групп МК семейства НС05, они не требуют для эксплуатации ПК верхнего уровня. В документации фирмы Мотоrоlа эти программаторы носят название “параллельных”. Название отражает технологию программирования:

• пользователь записывает прикладную программу в отдельный корпус ПЗУ с ультрафиолетовым стиранием при помощи универсального программатора;

• пользователь устанавливает ПЗУ на плату “параллельного” программатора, который осуществляет копирование программы в ПЗУ МК.

    Следует отметить, что данный способ программирования не является высокотехнологичным и предназначен только для создания рабочих образцов целевых МК на этапе разработки. Аналогичную функцию программирования выполняют внутрисхемные симуляторы ICS. Поэтому, если целевой МК поддерживается внутрисхемным симулятором ICS, то безусловно, предпочтение следует отдать последнему. В противном случае плата “параллельного” программатора является наиболее экономичным средством на пути получения законченного образца разрабатываемого изделия. Это, в первую очередь, относится к перспективным МК серии L со встроенным модулем управления ЖКИ. Подробная информация о платах “параллельных” программаторов находится по адресу http://mot-sps.com/csic/devsys/flldrl9/pgmr.htm.

    В случае, если читателя интересуют универсальные программаторы, то из отечественных можно предложить “Стерх-ST011” (http://www.sibfair.ru/bond) и “KROM” (http://msl.gaw.ru). Перечень универсальных программаторов зарубежного производства Вы найдете по адресу http://mot-sps.com/csic/devsys/devtools.htm в разделе 3rd Party Partners. В настоящее время ведутся разработки драйверов для отечественных программаторов фирмы Фитон.

1.4 Средства разработки третьих фирм

     Pазнообразие МК фирмы MOTOROLA, с одной стороны, и глубокая продуманность структуры внутрисхемных эмуляторов MMEVS и MMDS, с другой стороны, обуславливают тот факт, что большинство компаний, специализирующихся на разработке высокопрофессиональных средств отладки микропроцессорных систем, избрали в качестве магистрального направления создание программного обеспечения к уже существующим аппаратным средствам типа MMEVS и MMDS. Перечень этих компаний можно найти в Internet по адресу http://mot-sps.com/csic/devsys/devtools.htm в разделе 3rd Party Partners. Фирма MOTOROLA выделяет в качестве основных партнеров фирмы HIWARE и COSMIC. Продукция фирмы HIWARE включает несколько версий компиляторов с языка С, макроассемблеры, библиотеки стандартных функций, программные симуляторы, полноэкранные отладчики для платформ типа MMEVS и MMDS для всех семейств МК фирмы MOTOROLA. Достоинством предлагаемых средств является их полная программная совместимость. На основе универсальной интегрированной среды ведения проекта пользователь может создать собственную конфигурацию системы отладки и, в случае необходимости, дополнить её недостающими программными пакетами. Многооконный интерфейс пользователя инвариантен по отношению к выбранному типу средства отладки: так при отключении платформы MMЕVS от ПК отладчик может работать в режиме программного симулятора. Отладчик поддерживает высокоуровневую символьную отладку, символьную отладку на уровне исходного текста языка Ассемблер и в машинных кодах. Следует обратить внимание на утилиту создания графических образов объектов управления, которая позволяет создать образ панели управления и индикации разрабатываемого устройства и назначить соответствие сигналов на входах МК состоянию органов управления и отображения. В процессе отладки разработчик может имитировать режимы работы устройства под управлением прикладной программы в естественном режиме, например, нажимая на кнопки мобильного телефона (рисунок).

2 Отладочные средства БИС

1. Средства разработки электронных схем

Средства предназначены для ускорения внедрения разработок, ориентированных на использование схем программируемой логики.

Рис. 1 Средства разработки

Cостав средств: платы разработчиков для схем программируемой логики; прототипные платы для БИС фирмы Altera; специальное тестирующее оборудование; программное обеспечение; методическое обеспечение.

Применение средств обеспечивает быструю реализацию проектов и контроль их работоспособности на всех этапах изготовления и внедрения, включая отладку образцов, входящих в состав конечной аппаратно-программной системы.

Основные характеристики:

• стандарт интерфейсных плат - ISA, PCI;

• PLD семейства - MAX7000S, FLEX10K, ACEX;

• сложность реализуемых проектов - 10 - 100 тыс. вентилей.

На отечественном рынке не имеется аналогичного комплексного подхода к проблемам проектирования плат расширения.

Особенности и преимущества:

• эффективность: учет специфики отлаживаемого оборудования;

• стоимость: значительно меньшая, чем у традиционных средств отладки программно-аппаратных систем или у зарубежных аналогов;

• передачу конкретных схемотехнических решений для определенных областей использования;

2.2 Прототипные платы схем программируемой логики с интерфейсом ISA

Прототипные платы программируемой логики с интерфейсом ISA позволяют отлаживать широкий круг пользовательских проектов, ориентированных на БИС PLD FLEX10K (Рис.2).

Рис. 2 Плата программируемой логики с интерфейсом ISA

Особенности реализации:

• допустимость отладки больших и сложных пользовательских проектов (так как логическая мощность системных БИС составляет 10, 20 или 30 тысяч эквивалентных логических вентилей, а в ближайшее время превысит 70 тысяч вентилей);

• возможность использования в проектах встроенных сверхоперативных блоков ОЗУ;

• обеспечение простоты и легкости смены пользовательских проектов при реконфигурировании через интерфейс ISA;

• отсутствие ограничений на количество циклов реконфигурирования;

• возможность загрузки конфигурации из схемы постоянной памяти;

• предоставление средств организации гибкого взаимодействия между аппаратными ресурсами PLD и программным обеспечением ПЭВМ;

• допустимость разнообразных способов организации взаимодействия между аппаратными ресурсами PLD и программным обеспечением ПЭВМ.

2.3 Прототипные платы схем программируемой логики с интерфейсом PCI

Прототипные платы программируемой логики с интерфейсом PCI позволяют отлаживать широкий круг пользовательских проектов, ориентированных на БИС PLD FLEX10K.

Рис.3 Прототипные платы

Семейство в своей основе содержит: три схемы программируемой логики; четыре БИС сверхоперативной памяти (цикл обращения не более 15 нсек). По функциональному назначению схемы PLD распределяются: интерфейсная БИС типа FLEX10K - EPX10K30QC240-3; системная БИС типа FLEX10K - EPX10K30ATC144-4, управляющая БИС типа MAX7000S - EPM128STC100-6.

Особенности реализации:

• допустимость отладки больших и сложных пользовательских проектов до 60 тысяч вентилей;

• возможность использования в проектах встроенных сверхоперативных блоков ОЗУ;

• возможность использования в проектах блоков ОЗУ большой емкости (до 128K 32-разрядных слов);

• обеспечение простоты и легкости смены пользовательских проектов, загружаемых в системную БИС через интерфейсную БИС;

• отсутствие ограничений на количество циклов реконфигурирования;

• обеспечение загрузки конфигурации интерфейсной БИС из схемы постоянной загрузочной памяти;

• возможность закрытия битом секретности доступа к содержимому внутреннего ОЗУ платы.

2.4 Платы разработчика для схем программируемой логики с интерфейсом PCI

Платы разработчика для схем программируемой логики с интерфейсом PCI позволяют отлаживать широкий круг пользовательских проектов, ориентированных на БИС PLD ACEX.

Рис. 3 Плата программируемой логики с интерфейсом PCI

Семейство в своей основе содержит:

• схему программируемой логики;

• две БИС сверхоперативной памяти (цикл обращения не более 15 нсек).

Особенности реализации:

• допустимость отладки больших и сложных пользовательских проектов до 100 тысяч вентилей;

• возможность использования в проектах встроенных сверхоперативных блоков ОЗУ;

• возможность использования в проектах блоков ОЗУ большой емкости (до 128K 16-разрядных слов);

• обеспечение простоты и легкости смены пользовательских проектов, загружаемых в БИС;

• наличие монтажной зоны для размещения ИС пользователя;

• возможность использования дополнительных плат по мезонинной технологии;

• обеспечение загрузки конфигурации БИС из схемы постоянной загрузочной памяти.

2.5 Оборудование для контроля и отладки проектных плат

Оборудование для контроля и отладки проектных плат с интерфейсом по стандарту ISA или PCI представляют собой платы-удлинители для соответствующих интерфейсных плат, у которых каждая линия интерфейса имеет соединение с контролирующей БИС PLD.

Рис. 4 Оборудование для контроля и отладки проектных плат

    

Если ИС проектируемой платы поддерживают граничное сканирование (BST) через JTAG интерфейс, то разработанное на кафедре ПО позволит с помощью платы отладчика до установки разрабатываемой платы в ПК найти ошибки как в межсоединениях этих ИС между собой, так и в их соединениях с разъемом компьютера. Та же плата отладчика с другим вариантом ПО позволяет имитировать поведение любой мыслимой и немыслимой комбинации управляющих сигналов интерфейсной шины.

Плата отладчика может оказать существенную помощь разработчику аппаратуры и в тех случаях, когда штатная работа платы расширения нарушается трудно обнаруживаемыми сбоями. Встраивание в схемы PLD фрагментов таких отладочных средств, как следовые ОЗУ, логические анализаторы, разнообразные аппаратные ловушки позволяет разработчику облегчить задачу нахождения причины возникающих сбоев или перемежающихся.

2.6 Комплекс средств тестирования методом граничного сканирования JTools

Ф ункциональные возможности комплекса базируются на интерфейсе JTAG и технологии граничного сканирования (Boundary Scan Testing), которые широко поддерживаются ведущими производителями БИС (Intel, Motorola, Altera, Xilinx, Atmel, TI, и другими).

Состав комплекса:

• универсальный загрузочный кабель;

• резидентная программа управления кабелем BitMaster;

• программа тестирования и отладки JTools.

• CD, содержащий базу BSD-файлов, документацию и учебно-методи-ческие материалы, связанные с JTAG интерфейсом и методом граничного сканирования.

Комплекс реализует следующие функции:

• Эмуляция загрузочных кабелей фирм Altera (ByteBlaster MV), Xilinx (HW-DWNCBL-PC1), Atmel (ATDH2225);

• Контроль сигналов на внешних выводах БИС отлаживаемой системы;

• Автоматический анализ реальной схемы устройства;

• Фиксирование состояния всех контактов по возникновению заданной комбинации сигналов.

• Режим полуавтоматической отладки БИС и JTAG цепочки.

2.7 Комплекс средств тестирования методом граничного сканирования (дополнительно)