TECH_ZA (Процессор для ограниченного набора команд часть 1 (7) ( [Курсовая])), страница 3
Описание файла
Документ из архива "Процессор для ограниченного набора команд часть 1 (7) ( [Курсовая])", который расположен в категории "". Всё это находится в предмете "информатика" из , которые можно найти в файловом архиве . Не смотря на прямую связь этого архива с , его также можно найти и в других разделах. Архив можно найти в разделе "рефераты, доклады и презентации", в предмете "информатика, программирование" в общих файлах.
Онлайн просмотр документа "TECH_ZA"
Текст 3 страницы из документа "TECH_ZA"
| 16 - питание 8 - общий Технические параметры: Рпот =370мВт t1.0зд.р. не более 12,5 нс t0.1зд.р. не более 9 нс |
4.2.8 К531КП7П - восьмиканальный мультиплексор. Имеет вход разрешения - активный уровень низкий, и три адресных входа, их активный уровень высокий.
Таблица состояний
Входы | Выходы | ||||
Выбор | Y | ||||
S2 | S1 | S0 | |||
x | x | x | 1 | 0 | 1 |
0 | 0 | 0 | 0 | I1 | |
0 | 0 | 1 | 0 | I2 | |
0 | 1 | 0 | 0 | I3 | |
0 | 1 | 1 | 0 | I4 | |
1 | 0 | 0 | 0 | I5 | |
1 | 0 | 1 | 0 | I6 | |
1 | 1 | 0 | 0 | I7 | |
1 | 1 | 1 | 0 | I8 |
| 16 - питание 8 - общий Технические параметры: Рпот =350мВт t1.0зд.р. не более 18 нс t0.1зд.р. не более 18 нс |
4.2.9 К531ТМ2П - два независимых D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных инверсных входа S и R независимой асинхронной установки триггера в единичное и нулевое состояние.
Таблица состояний
Режим работы | Входы | Выходы | ||||
D | C | Q | ||||
Асинхронная установка | 0 | 1 | х | х | 1 | 0 |
Асинхронный сброс | 1 | 0 | х | х | 0 | 1 |
Неопределенность | 0 | 0 | х | х | 1 | 1 |
Загрузка 1 (установка) | 1 | 1 | 1 | | 1 | 0 |
Загрузка 0 (сброс) | 1 | 1 | 0 | | 0 | 1 |
| 14 - питание 7 - общий Технические параметры: Рпот =250мВт t1.0зд.р. не более 12 нс (С) 6 нс (R,S) t0.1зд.р. не более 13.5 нс (С) 8 нс (R,S) |
4.2.10 КР1531ЛИ3 - три микросхемы И, каждая на три входа.
| 14 - питание 7 - общий Технические параметры: Рпот =13мВт t1.0зд.р. не более 5 нс t0.1зд.р. не более 5.5 нс |
4.2.11 КР1531ЛН1 - шесть инверторов.
| 14 - питание 7 - общий Технические параметры: Рпот =7,5мВт t1.0зд.р. не более 3,5 нс t0.1зд.р. не более 3,8 нс |
4.3 Техническое описание принципиальной электрической схемы РОН
Принципиальная схема определяет полный состав элементов и связей между ними и дает детальное представление о принципе работы РОН. Принципиальная схема построена на основе функциональной электрической схемы.
Микросхемы DD11-DD14, DD21-DD24, DD32-DD35, DD42-DD45, DD58-DD60, DD68-DD71, DD86-DD89, DD95-DD98 представляют собой регистры 1533ИР34 по два в корпусе. На их основе построены 8 32-х разрядных регистров общего назначения. Каждая из микросхем имеет вход обнуления, вход разрешения записи и вход разрешения выдачи на который всегда подан управляющий низкий уровень.
Микросхема DD1 представляет собой дешифратор КР531ИД7 с помощью которого выбирается один из РОН, а так как он имеет инверсные выходы, то к нему подключены инверторы - микросхемы DD2 и DD3, по шесть инверторов в одном корпусе (причем в DD3 используются только два).
С помощью микросхем DD25 и DD78 происходит управление записью в РОН. Эти микросхемы являются логическими элементами И на три входа по три в корпусе, причем в DD78 используются только два.
Записывается информация в РОН только по ШД0.
Вывод информации на шины ШД0 и ШД1 осуществляется с помощью мультиплексоров К531КП7. На ШД0 данные выводятся с помощью микросхем DD5-DD7, DD15-DD17, DD26-DD28, DD36-DD38, DD46-DD48, DD52-DD54, DD62-DD64, DD72-DD74, DD79-DD81, DD90-DD92, DD99-DD100. На ШД1 данные выводятся с помощью микросхем DD8-DD10, DD18-DD20, DD29-DD31, DD39-DD41, DD49-DD51, DD55-DD57, DD65-DD67, DD75-DD77, DD82-DD85, DD93-DD94, DD101-DD102. Инверсный выход данных микросхем не используется.
Схема питается напряжением 5В, которое подается на 14 выводы микросхем DD2-DD4, DD25, DD78, на 16 вывод микросхем DD1, DD5-DD10, DD15-DD20, DD26-DD31, DD36-DD41, DD46-DD57, DD62-DD67, DD72-DD77, DD79-DD85, DD90-DD94, DD99-DD102 и на 24 вывод микросхем DD11-DD14, DD21-DD24, DD32-DD35, DD42-DD45, DD58-DD61, DD68-DD71, DD86-DD89, DD95-DD98. Общий провод для микросхем DD2-DD4, DD25, DD78 является7, 8 вывод микросхем DD1, DD5-DD10, DD15-DD20, DD26-DD31, DD36-DD41, DD46-DD57, DD62-DD67, DD72-DD77, DD79-DD85, DD90-DD94, DD99-DD102 и 12 вывод микросхем DD11-DD14, DD21-DD24, DD32-DD35, DD42-DD45, DD58-DD61, DD68-DD71, DD86-DD89, DD95-DD98.
Первоначально все регистры устанавливаются в нулевое состояние. Данные выставленные на ШД0 для записи в регистры ждут появления не только прихода синхроимпульса, но и прихода сигнала РЕ, а также прихода сигнала от дешифратора выбора определенного регистра. Для вывода данных на ШД0 мультиплексоры, работающие с этой шиной ждут управления адресными входами, для выбора определенного регистра, а также управляющего сигнала на вход , разрешающего вывод информации на шину данных. Аналогичным образом происходит выдача на ШД1.
На принципиальной схеме присутствуют конденсаторы, предназначенные для подавления помех по цепи питания.
Эффективным средством защиты интегральных схем от помех по цепи питания является включение конденсаторов развязки между шинами питания и общей. Обычно конденсаторы развязки устанавливаются отдельно для блокирования низкочастотных и высокочастотных помех.
Низкочастотные помехи, проникающие в систему по цепи питания, должны блокироваться с помощью электролитического конденсатора C1-С10 емкостью 1мкФ. Взят конденсатор К50-6-120%.
Для исключения высокочастотных помех развязывающие емкости взяты номиналом 0,015мкФ на одну микросхему. Следовательно для нашего случая взяты десять емкостей С11 - С20. Взят конденсатор КМ-5-Н90-0,01520%.
Для данной схемы приведен перечень элементов.
4.4 Техническое описание принципиальной электрической схемы ИАЛУ