Популярные цифровые микросхемы, страница 14

Последняя строка таблицы на рис. 1.47, в отображает, что при подаче на входы Х и К одновременно напряжений высокого уровня (входы можно просто соединить), триггер перебрасываетсн, переходит в состояние, проти. бй воположное предыдущему. Например, если было ().=В, Я.=Н, то станет Я„ю4-Н и Г;1„ь,=В Для надежной и четкой работы триггерных ячеек в пногоразряднь~х устройствах (регистрах, счетчиках) предназначены двухступенчатые триггеры, называемые таз!ег — з)аче, что лучше всего переводится как «мастер — помошник» (слово пгаз!ег имеет еше одно значение: хозяин).

(Нруктурная схема такого триггера, состоящего из двух ЙБТ-триггеров, показана на рис. 1.48, а. Входы С обоих триггеров ТМ (мастера) и ТП (помощника) соединены мел<ду собой через ннвертор (тп(.1. а) (7» п р! Рис. 1.47. Триггер со входами Я и К На рис. 1 48,б показано, что составным триггером ТМ вЂ” ТП управляет полный (с фронтом и срезом) тактовый импульс С. Действительно, если каждый из триггеров имеет уставовку положительным герепадом, входная !18-коьгбиггация будет записана в ТМ в момент прихода положительного перепада тактового импульса С. В зтот момент в ТП информация попас~ь не может. Когда придет отридательный перепад входного импульса С, на выходе инвертора ()))!.1 он появится как положительный.

Следовательно, положитетьный перепад импульса С перепишет данные от выходов ()' и О' в ТП, Таблица состояний двуступеячатого ВЗТ-триггера показана на рис. 1.48, в. Двухфазный способ управления полным тактовым импульсом С припекается и для двухступенчатых )К.триггеров (рис. 1.49,а).

Этот трнггср, как и простой 7К-триггер, имеет обратные связи с выходов на нходь исключающие неопределенное логическое состояние. Схема простепшего двухступенчатого ЗК-триггера показана иа рис. 1.49, б, Защелка 70 урпгггптюпппьр" г и — — ~~ тра с нппнсь ЮР4 с перенос ага Рис. 1.4В. Двухступенчатый й5-триггер кмастер-помоптннк» Рис.

1.49. Двухступенчатый Ж-триггер 71 ТМ состоит из элементов 001.2 и 001.3. Элементы 001,1 и 001.4— входные ключи, с которых снимается сигнал С для управления ТП, заьгслка КЯ которого построена на элементах Р01.7 и Р01.8. Сигналы управления подаются на П! через РР(.б и 001.6. Трчггер может иметь вход общего сброса данных К, который для этой схемы иногда в литературе называют с!еаг. Многие ЗК-триггеры имеют также вход предварительной установки 5 (лругое назнанне ргезеП, симметричный ахолу (1, что создает дополнительные входы у элементов Р01.1,.Р01.2 и Р01.7, На рис. 1.49, э показана осциллограмма переключающего импульса, на которой отмечены этапы работы составного триггера, В момент 1! ТП изолирован от ТМ; в момент 1э разрешается прием данных входами ТМ. С поиходом отрицательного перепада импчльса в момент 1э запре- а) Тл (л 1 "л (эы б) Рис, 1.50.

Триггер со входом 0 шается прием даннык входами ТМ, а в момент (т заканчивается пере. нос данных из ТМ в ТП. Таким образом, замечательное свойство двухфазного управления состоит в том, что входы приема данных за период тактового импульса, т. е. во время загрузки 1 бита информации, це имеют сквозной связи с выходными цепями, Изоляция входов и выходов обеспечивает устойчивое перенлючеиие сложного триггера, если частота тактовых импульсов нестабильна (дрожит). Наиболее часто в цифровых интегральных микросхемах, а также в импульсных устройствах применяют триггеры с единственным входом данных 0 (ба!а), так называемые Р-триггеры.

Одна нз причин их пояиления была в том, что число выводов у корпусов микросхем ранних разработок не превышало 14, а стоимость многовыводного иорпуса составляла значительную часть от стоимости готовой микросхемы. Для Р-триггера требуется всего четыре внешних вывода: вход данных Р, тактовый вход С, два выхода Я и Я (одии из них может отсутствовать). Схема Р-триггерн (рис.

1.50,о) отличается от схемы )75Т-триггера (рис. 1.45, б) наля шем инвертора РР!.1, добавленного не>яду входами 5 и й. Теперь состояние неопределенности для входов 11 и 5 исключается, так как инвертор РР1.1 формирует на входе К сигнал 5, Согласно таблице логических состояний Р-триггера (рис. 1.50, б) в некоторый момент времени („ва вход Р можно подать напряжения низкого или высокого уровня.

Если в последующий момент 1в, придет положительный перепад тактового импульса, состояния на выходах ().г1 н Я.е, будут соответствовать табл. 1.50,б На рис. !.50,в показаны диаграммы записи в Р-триггер напряжений высокого н низкого входных уровней и их считывание. Непременное условие правильной работы Р-триггера — зто наличие защвтного интервала времени после прихода запускающего импульса НО перед тактовым ()О (интервал врс. меня 1ве,— („оговаривается справочными данными иа Р-триггер). В!!!!ВВ! Рис. 1.51. Счетчик-делитель иа 2: в — струнтурнв» схема; б — ярнменение О-триггере дяя деления нв Х г) а) б) р а г а е) Рис, 1.52.

Схемы взаимного преобразования триггеров: и — ив нз в т; б — ив О в т: в — нв зк в т; г — т-трнггер сс владам рвзретення 01; д-3К в О; е — НЗТ в О; и — ПЗТ в )К 73 Если сннбдить Р-трнггер цепью обратной связи, соедвняющей выход Я со входом Р, оп станет работать как Т-триггер, т. е.

дел~!тель частоты в 2 раза. Действительно, нетрудно видеть, что делитель на рис. 1.51,а по фазнрозке сигналов соответствует Т-трнггериому, рассмотренному иа рис, !.46,а. На рнс. !.51,5 показаны осциллограммы (ыботы делителЯ на два частоты тактовой последовательности Ьс. В заключение рассмотрим несколько схем взаимного преобразования триггеров. На рнс. !.52,а — в показаны схемы делителей частоты иа К5Ть Р- н Ж-триггерах соответственно. Триггер 0 ыоокно преобразовать в Т (делитель на 2), снабдив делитель дополнительным входом разрешения Е1 (рис. 1.52, г).

В режиме 0-триггера можно использовать ЗК- и КБТ-триггеры (рис. 1.52,д, в). Из К5Т триггера можно получить дК-триггер по схеме (рис. 1.52, ж). 1.12, К5- и 0-ТРИГГЕРЫ В составе серий ТТЛ выпускаются микросхемы, содержащие К5-, 0- и 3К-триггеры. Как правило, зги микросхемы многоканальные. Несколько триггеров имеют общие выводы питания и некоторые объединенные входы управления. На миоготриггериых микросхемак можно самостоятельно проектировать устройства: делители частоты, регистры, память малой емкости. Т а б л и и а 1.20. Состоянии триггера из микросхемы К555ТР2 «555ТР2 5!754 «4 24 Й)ТУ2 «У и Вход Й и Выход Я Н Н х В В Н В В Н В Н х Н В В в В В Н Без изменения Рнс.

!.53, Микросхема К555ТР2 74 Мииросхема К555ТР2 (рнс, 1.53) содержит четыре К5-триггера, причем два из ннх имеют по два входа установки 5. Йля входа сброса К активный уровень низкий. Если на входы триггера 51, 52 н К подать одновременно напряжение низкого уровня, то на выходе 9 появится напряжение высокого уровня (см. табл. 1,20), Однако зто состояние ие булет зафиксировано, «защелкнуто»: если вхолные уровни Н убрать, на выходе (3 появатси неопределенное состояние. При подаче на вхолы напряжений высоких уровней напряжение на вхоле Я останется без изменения.

Ток потребления микросхемы К555ТР2 7 мА, Время задержки рас- пространення свгнала от входа 5 до выхода Я равно: прн включении (при переходе выходного сигнала на уровень Н) 22 нс, а прп выключении (к уровню В) 15 нс. Аналогичная задержка длн входа К 27 нс (от уровни В и Н). Соответствующая зарубежная мииросхема имеет наименование 74 С5 279. Микросхемы ТТЛ, содержащие наборы триггеров, перечислены в табл. 1.21. Т а ба ни а 1.21. В-триггеры ТТЛ Номер микросхемы Серия Обааначенгге з ~ з Х!55 КМ!55 -г ТМ К555 КМ555 К531 74 77 74 75 175 174 Микросхемы ТМ2 (рис.

1.54) содержат два незаввсимых В-григ. гера, имеющих общую цепь питания. У каждого триггера есть входы В, 5 и К а также комплементарные выходы С) и !) (см, рис. 1.54, а). Входы 3 н й — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе; активный уровень для иих — ннзний. Сигнал от входа 0 передается на выходы К557П2 5511, РРХ2 дуй У 5Ю В) ИГ55ГМ2 5) а) Рис. 1.54. Два В-триггера ТМ2: и — структурная схема окиого канала; б — фуиккиоианьнаи ехеиа; а — нононеака г,г Р и !4 по положительному перепаду импульса на тактовом входе С (от Н к В).

Чтобы триггер переключился правильно (т. е. согласно табл. 1 22), уровень па входе Р следует зафиксировать заранее, перед приходом тактового перепада. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы 5 и й триггеров ТМ2 одновременно подаются напряжения низкого уровня, состояние выходов 0 и Я окажется неопределенным. Загрузить в трнггер входные уровни В или Н (т.

е. 1 нли О) моэкно, если на входы 3 в В подать напряжения высокого уровня. Т а бл н ц а 1.22. Состояния триггера из микросхем ТМ2 Выход вход Режим роботы х х х в н Н В В Н В В Н В В Н Н В Н В В Асинхронная установка Асинхронный сброс Неопределенность Загрузка 1 (установка) Загрузка 0 (сброс) В Н Н В Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы 5 и Е поданы взаилгопротивополоэкные логические сигналы, В это время входы С и Р отключены.

Функциональное обозначение триггеров микросхемы ТМ2 показано иа рнс. 1.54,6; ее цоколевка — на рис. 1.54,в. Микросхемы ТМ5 (рис. 1.55) и ТМУ (рвс. 1.56) функционально идентичны, так как обе содержат по две пары Р-триггеров. Пары представляют собой простейшие защелки данных по 2 бита. Микросхемы различаются по числу выводов корпуса: микросхема ТМ5 расположена в 14-контактном корпусе, поэтому каждый ее триггер имеет только один прямой выход данных Я. Структурная схема одного Р-триггера показана иа рис.