Популярные цифровые микросхемы, страница 12

1.39, б поназаны диаграммы входных, внутренних н выходных сигналов устройства, имеющиеся в узлах, обозначенных на принципиальной схеме буквами А — Ж, Отрицательный импульс В слд р са ВЗ-защелии, положительный импульс Г подается на ее уци ования ф синхронный запуск. Эти импульсы получаются как результа фф ьтат дифферен- р фронта н среза сигнала коммутации фазы Б (сравните этот метод выделения фронта с предложенным на рис.

1.37, а). (74 баэз ~6 а (гх =! дбз„!/В ! паз а) Рис. 1.40. Суммирование в схеме исключающее ИЛИ (а) двух неидеаль. ных прямоугольных импульсов (б) Импульс установки Д и сигнал сброса В управляют )!Я-защелкой (элементы (7(!!.2 и !)И.З), причем импульс Д сфазирован с последовательностью А, На выходе трнггера-защелки вырабатывается сигнал синхронизации Е, В момент перемены фазы входной импульс А н импульс Е имеют высокие уровни, следовательно, после иснлючающего ИЛИ (т. е.

на выходе Ж) появится напряжение низкого уровня. Отметим, что элементы исключающее ИЛИ дают на выходе пики помех, если сумцнруемые входные импульсы имеют искаженные фронты. На рис. 1.40, а показан сумматор по модулю 2, а иа рис. 1.40, б изо- д В' бражеиы два отличающихся по форме входных импульса (! н (! . Нетрудно видеть, что на выходе появятся паразитные импульсы в моменты, пока напряжение фронта и среза импульсов (!д и (! ниже, чем поог д в, яр говое (7ачр. Такая помеха реально имеет внд «хлынов», следующих с удвоенной частотой, Если форма импульсов идеальная (отмечено штри. вовой линией), то выходное напряжение (),„„строго равно О.

Таким образом, перед суммированием цифровые последовательности следует тщательно формировать. 1.11. ТРИГГЕРНЫЕ СХЕМЫ Триггер — логическое устройство, способное хранить ! бнт данных. (Название единицы информации ! бит пйонсходит от слов Ыпагу г! Кщ т. е двоичный разряд). К тркггерным принято относить все устройсгва, имегощне два устойчивых состояиня. В основе любого триггера находится кольцо нз двух ннверторон, показанное на рнс. 1.41, а. Общепринято это кольцо изображать в виде так называемой защелки, которая показана на рис. 1.41,6. Принципиальная схема простейшего триггера-защелки, выполненного на двух инверторах резисторно-транзисторной логики, дана на рнс.

1.41, э, Цепи входяого управления у этой защелки нет. (!гл Рнс. 1.41. Кольцо нз двух инверторов (а), изображение бистабильного элемента-защелки (б), схема двухтранзисторной защелки (з) После подачи на триггер напряжения питании состояния его транзисторов могут быть равновероятны: либо насыщен транзистор ЧТ!, а ЧТ2 находится в состоянии отсечки, либо наоборот. Эти состояния устойчивы.

Защелка не может работать как мультивибратор. Пусть по каким-то причинам при включении питания на коллекторе одного из транзисторов, например ЧТ(, коллекториое напряжение снижается, тем самым уменьшается базовый ток !вт транзистора ЧТ2, следовательно, падает и сила его коллекторного тока !ц . Из-за этого на коллекторе ЧТ2 напряжение 13к, — !ктйкх должно повыситься.

Если это так, то должен еще быстрее возрастать базовый ток 1, транзистора ЧТ1, ускоряя его переход к состояншо насыщения, Этот процесс кдет быстро, лавинообразно, Он называется регенеративиым. Процесс окончится, когда перестанет изменяться коллекторный ток транзистора ЧТ! и он перейдет в состояние насыщения. Транзистор ЧТ2 окажется з состоянии отсечки. дальнейшее изменение тонов 1к, и !ка станет невозмонгным. Поскольку защелка симметрична, выключая и включая питание Цк „ можно получить один из двух вариантов устойчивого состояния транзисторов в защелке.

Если считать, что напряжение низкого уровня соответствует логическому О, обнарузгнваем, что запись данных в защелку способом включения и выключения питания даст равновероятный, а поэтому неопределенный результат: 1,О или О,! Однозначную запись 1 битв информации в защелку можно осуществить, если снабдить ее цепями управления и запуска, 62 В настоящее время существует много разновидностей тряггерных схем. Все оин появилнсь как результат разработки новых цепей запуска.

Для записи данных, т. е. переключения состояния триггера, могут использоваться: статический запуск уровяями нзпряжения, запуск только одним, положительным или отрицательным перепадом вмпульса, а также запуск полным тактовым импульсом, когда используются его ФРонт и срез. Известны триггеры с подачей запускающего перепада через конденсатор, т. е. импульсный запуск только по переменной состав" лающей тактовой последовательности. Для формирования сигналов управления трвггерами используются часто логические элементы со свойствами триггера Шмитта (см. з 1.9).

На рис, !.42, а показана принципиальная схема К5-триггера, кото- гь Рис. !.42. Е5-триггеры рая содержит защелку (транзисторы ЧТ! и эгТ2), а также два раэдельяых статических входа управления (транзисторы тгТЗ и !гТ4), Этн входы управления называются )1 (гезе1 — сброс) и 5 (зе1 — установка), Р!ногда входы Я н 5 называют по-другому: с1еаг — очистив (сброс) и ргеэе1 — предварительная установка соответственно. Ко входам раздельного статического запуска триггера К и 5 присоединены управляющие переключатели 5! и 52. Поскольку от каждого иэ них на входы можно подать напряжение низкого Н илн высокого В уровней, то имеется четыре комбинации этих управляющих сигналов.

Они перечислены в колонках )1 в 5 таблицы состояний Я5-триггера (ряс. !.42,б). Если от 5! н 52 подать на оба входа В и 5 напряжение низкого уровня (Н, Н), то транзисторы ЧТЗ п !ГТ4 открывающих токов не получат, будут Разомкнуты н поэтому не смогут повлиять на состояаие транзисторов 63 защелки ЧТ! и НТ2.

Напряжения на выходах триггера !3 н (е останутся без изменения. Это значит, что в трнггере осталась информация, запи санная ранее. Переведем движок переключателя 52 в положение В (высокое входное напряжение), оставив 5! в Н (низкое). Теперь транзистор ЧТ4 будет насыщен, ов замкнется и окажется низким напряжением на коллекторе присоединенного в параллель ему транзистора Ъ'Т2.

На входе () будет таиже навряхгение низкого уровня. Транзистор ЧТ! больше нв получит от выхода Я открывающий базовый ток, поэтому он перейдет в состояние отсечки, По этой причине иа выходе !3 появляется иапря. жение высокого уровня (транзистор НТЗ от переключателя 51 ток смещения не получает и на этот процесс в триггере не влияет). Данное состояние транзисторов ЪТ! и ТГТ2 будет зафиксировано, защелкнуто. Поменять напряжения на выходах Я 'и (О можно, если перевести движки переключателей 51 н 52 в положения В и Н соответственно (см.

третью строку таблицы на рис. 1.42,6). Наконец, возможно четвертое состояние переключателей 51 и 52: оба нх движка переводятся в состояние В. Такой входной сигнал К5-триггер зафиксировать не может. Действительно, в этом случае, когда 51 =52=В, на обоих выходах Я и Я должно появиться напряжение низкого уровня. Но если 51 и 52 строго одновременно отсоединить от входов, триггер переключится в неопределенное состояние.

Иначе, после исчезновения входного состояния В, В защелка не переключается однозначно, Таким образом,два логических уровня В, В одновременно на входы К и 5 подавать нельзя. На рис. 1.42,в показано функциональное обоаначение К5-триггера, составленного из двух двухвходовых инверторов. Такой триггер можно строить на элементах Й и на элементах йЛИ. На рис. 1,42,г дана таблица логических состояний для К5-триггеров, построенных на элементах И и ИЛИ. Строки состояний «Без изменений» и «Неопределенность» здесь меняются местами в зависимости от выбранного соответствия 1 и 0 напряжениям высокого и низкого уровня.

Таким образом, К5-триггер имеет два раздельных статических входа управления, чтобы можно было записывать н хранить 1 бит информации. Вместе с тем, известно, что триггерные ячейки — это освова многих динамических устройств, главные из которых: делители частоты, счетчики и регистры В этих устройствах записанную ранее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого режима К5-триггер необходимо снабдить тактовым входом С(с)осй). Предварительно рассмотрим принципиальную схему так называемого Т-триггера (!ойя!е — переключатель), выполняющего лишь одну функцию: он может.

делить частоту тактовой последовательности, подаваемой на вход С в 2 раза. Принципиальная схема Т-триггера, содержащего два инвертора РР1.1 и РР!.2 популярной в 50 — 60 годы резистивно.емкостной логика (РЕТЛ), показана на рис. 1.43, а. Схему тактового запуска здесь образ!ют два резисторио-диодных логических элемента И без инверсни (РР1.3 и РР!.4). Функциональная схема этого Т-триггера показана иа рис. 1.43, б. Для начала анализа работы Т-триггера положим, что в интервале времени от 0 до 1~ (рнс 1.43, э) транзистор»гТ! насьпцен, его база получает избыточный ток от положительного полюса ()„» через резисторы Км ц К,э! транзистор ЪТ2 разомкнут.

Тогда яа выходе Я напряжение низкого уровня не должно превышать 0,3 В, На выходе 1,) будет напря. 64 ЖЕНИЕ ВЫСОКОГО урОВНя ()- ()ань СпсдОВатЕЛЬНО, диОд утт2 НадЕжНО с! закрыт, поскольку на его катоде присутствует большой положительный потенциал. Диод Ч)э! не закрыт. Обратим внимание такгке на то, что форсирующий конденсатор Сз, заряжен до напряжения, существенно превышающего напряжение на втором таком же конденсаторе Сзь Таким образом, зная эти начальные условия, ждем прихода первого отрицательного перепада тактового импульса С з момент 1ь Вызванный им отрицательный перепад тока выведет транзистор т'Т1 из состояния насыщения, поскольку скачок отрицательного (закрывающего) базового тока пройдет через незакрытый диод ЧО! и конденсатор С!.