Марков С. Цифровые сигнальные процессоры (1996), страница 2

Этэ грандиозная ршработкв,которая в ближайшие гадм окажет серьезное цчияние на мировой рынок высок|п техно:югий. Десятикратный (по срввненюа с чучшпмн из существовавюпх ранее снгмэльных процессоров) рост промзваднтсльиоеги (ат 200 млм. да 2 млрд. операций в секунд ) . Можно талька п(юдставитьдкачько нерсализовзпньш (виза сложности или мсдостаточной вычишвтсльной мощности аппаратуры) алгоритмов обретут яаинь. Основные и|рактерисгнкп процессора: ь пронзваднтсльнас|ь -2млрд. аперапий в сек>ц|0 четыре 32-разрядных нрецессора с фиксированной точкой ° одни упраю|пющмй В15С.процесгор с блоком арифметики с плавающей точкой ° 50-Кбайт внутреннее статическое ОЗУ ° быстрая внешюнп пина (пропускная спаа|бность 400 Мбайт/с) ° встроенные средства тестировамня ° два п(юграммнручмых видеоконтроллера 64 разрланое машинное снова ° два блока юдерэгшк адресов ь интерфейс со ясеин андами памяти (динамической,статической, двухпортовой) ° линейная и дв|хиоординатная адрспщпи ь аппаратнм поддержка |рафвческмх операций п бнтовык попей ° средства аппаратной поддержки трехуровневых цнялов ° 44 достунных полюоватеюа регистра Архитект)ра процессора позв|ьтг|г реализовать все существующие и разрабатмвасмые в настоящее время алгоритмы сжатия.

Новый прибор представляет собой комбинацша пз пяти процессоров, двух вкдеоконтроллер|ж и контрвчлсра перегьатак. Впервые на алкам кристалле кремния ргддизо наны одновременно две тсхнологли ° ПЗР и ЮВС. Прслусматрены диспетчер н тестовый норт 1 ТА С. 1!а крпсталлс МУР расположены четыре 32-разрвднмх цифровых сигнальных процессора усовершемсгвованной арю|тектуры с фиксированной точкой (АОВР-0 - АПВР-З). Особенностями зтнх устройств являются высокая степень «анвейерпзации и повышенная до 64 бпт ю|пна г.ювэ инструкций (что позволяет описывать сразу несколько парэ.|лсаьна вмполняемых операций). Снстеыа команд 05Р дополнена инстр)ъцпямтг ддя зффективмой работы с битавымппачямггисгрктурамиданнмх несущимиграфическую информацию.

Каждый процессор работает независима ат дру~а|. Такой шриант многопроцессорной системы носит название М1М П (пирд р1е |пз|гвсОоп шврй р1е 4в1э) . Сипюдьные процессорм программируютса атдечьяо др)т от друга (на ассемблере влп языках вмсокого уровня) и могут выполнять либо разные,тиба одну общую задачу обмениваясь данны ми через общую внутрикристальную память. Каждый нз четырех сигнальных процессоров сщержит 2-Кбайт ьэш-память команд н через матричный наммугатор ГгоюЬаг мажет получать доступ и 32 кз имеющихся 50 Кбайт быстродействующей статической внутренней памяти. Вгя память,за исключением кэш памяти, паделемэ на сегменты небольшага обшма. Егли два и бадес процессора в одном цпкле попытаются обратиться к одному сегменту, аппаратнал система управления доступам с циклическим изменением пр|шритетк (гаппб гоЪ|п рпопгнагип) позволит сделать это талька авнамт пропессору.

Таким обрлзом,решаются две задачи - снихроннчируется работа сигнальных лрацежорав (метод флажков) н сакращасжя минимальная шагачасш сигтемы (ш счет аглаю от применения ввел|них запоммнакнцн» устройств) . Каждый пропсссор в свою очередь состоит вз четырех основных функцкамальных )клав: контроллера последовательности команд - РРС. и блока обработкиданных идвух блспав генерации|щресав.

РРСуравляет потоком пжчупав|ших инструкций, осуществляет ннкремсит счетчика команд, обработку зспиений и прерываний. Он имеет три набора регистров анклав которые содержат начальныйнканечныйадреса цикла и счетчик числа повторов. Глециатьпая система приоритетов позволяет аршинчовать до трек нлаженных циклов с одним конечным адреса». Бло» обработки данных может в одном машинном пикле выполнять алка )ыиожение 1бх16 или два Вх8 н пересылку данных. Его 32.разрядное АЛУ для ускорения обработки данных,представленных с невмсокай точностью, может работать как два 16. нли четыре 8-разрядных АЛУ. Это существенно упедичивает праизжшительнасть пропессора при выполнении классических алгоритмов обработки вцвеонзоб раженмй.

Еще два специальных блока укоряют абра бои|у графики. При сжатии иаображенмя нужно анализировать значение крайнего правою или левом разряда влк мх изменение на противополо|кное. Блок битового жтсктиронання фиксирует содерв|нмое необходимых разрядов. Блок генерации маски из 5.битовоп| входного чиста формирует маску с определенным числом выровненных вправо единиц, которая задействуется в операциях маскирование н слияния, передка применяющихся при обработке графикм м видеанзабрюкений. Оригинальный блок экспац|нржания пересылаемых в АЛУ данных спщч|бен размножать до 32 разрядов одно 1 битовое число 32 раза,ява 1-битовых числа 16 раз н четыре 1-битовых шола 8 раз.

Наконец, два блока генерации адресок выполняют операции загрузки или сохранения данных, причем независимо от асгадьнмх узлов сигнального процессора. Кроме того,зги бчаки могут быть исполиошнм ддя несложных манипуляций с содержимым памяти. Управляю|цкй В5С-прад сс р Описанными вмше четырьмя сигнальными процессорами управляет пятый пропсссор. Кроме того,аи выполняет самеегоятсльные вычисления и обеспечивает обмен с внешннмн по отношению к МЬР ъстройствэми. Ои имеет 32 рварядную К15С-арпптепуру и содержит встраеннмй блок пдававицей арифиеп|ки по стандарту 1ЕЕЕ 754,4-Кбаят кзш память команд я такую же па объему кэш-память данных Управлшощий процессор спыобен за адин никл загружать 64-разрядное слова данньп и 32-разряди!то команду.

К уникальным особенностям этога К15С-процессора маятно отнести командм арифметики с плавающей запятой и спепнальнмй набор векторных операций с плавающей запятой,оптимизированных для обработки изображения,звука и трехмерной графики. Вндоаканграяявры Видеоконтроллеры щюцессорэ МУР обладают возможностями независимого захвата и отображения видсомнформацни кзк при обычном горизонтальном, тэк н дрн вертикальном сканировании. Они могут работать как одиночное илн сдвоенное устройство отображения.кэк два устройства эахвата,а также один на захват,а другой на отображение Режим работы мопют быть синхронным «ли асинкранным,что позволяет осутдссгвлять вывод картинки кз памяти на экран с другой скор ктыодгсжечи ввод.

Канграллор поросыяая В углу кристалла распачожсп коптралчер пересылок (Тгапз!ег Сап!гойет) - интеллект. уальный контроллер прямого доступа к памяти. Его задача состоит в том,чтобы распредслята приоритеты и осуществлять досОн МУР к вкекрисгальной памяти, не прерывал работу процессоров. Контрозлер пересьшок поддерживает линейную и двухкоордипатную (Х, У) адресации для ускорения многомерных графическйх операций.

Ои содержит схемы интерфейса са всеми распространенными в|шами памяти (ОВАМ,УКАМ,ВВАМ) и систему динамического изменения разряхнщтя юиим ат 8 до 64 бнт. Максимальная пропускная способность внешней магистрали процессора МУР составляет 400 Мбайт,|с. У)арг )УАС Около Оч цтощвди крпствлла занято пад встроенную систему контроля и отладки - порт БОТАС (1ЕЕЕ 1149.1), позволяющий получить доступ к внутренним ресурсам кристалла и тестировать систему на уровне процессора или нэ уровне платы.

Вюкно,что твктнрованис при эмуляции осущсспшяетсл через влад порта с нужной скоростью и независимо от таатакай чаегопя кристалла. С помощыа эмулятора разработчики акпарэтных средств могу| просматривать сигналы «а внугреннмх шинах и анализировать пютояние блоков щюцсссоров. Зто существенно сокращает время разработки устройств на базе МУР и позволяет повысить их надежность. Диспетчер (дсщш ехеслбве) выполняет рцчыизнировщика задач, сокращающего абьем кола, необходимого длв выполнения злдачн.

Работа диспетчера тесно связана с функциями контроляера пересмла» аи управляет динамяческим изменением разрядности шины данных и позволяет асушес|жчить пе(жсылки данных лаже тогда, когда процессоры остановлены. Благодаря диспетчеру разрабеччикн ПО мшуг разбивать приложении на задачи,ие вдаваясь в структуру эвдач.

12 Прибор содержит Д мля. транзисторов и внлолиен по собсевенной ОЫОЗ-юлнологнн с прмлтнммв нормами 0,5мкм, которая была раарабогана фирмой телы !па!сажени для массового прогюводсюа г6-Мбит еаломикающик устройств (для сравнения, ЦП Реп!!щи, вмполиснимй по теквелоппт В!ОЫОЗ о,бмкм, включает З,З млк. транзисторов). Хотя ядре проиегсера пневется от напряжения З,ЗВ и только буферные алежентм полилючюил к ЗВ.