Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL (2003), страница 4
Описание файла
DJVU-файл из архива "Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL (2003)", который расположен в категории "". Всё это находится в предмете "микропроцессорные системы (мпс)" из 8 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "книги и методические указания", в предмете "микропроцессорные системы" в общих файлах.
Просмотр DJVU-файла онлайн
Распознанный текст из DJVU-файла, 4 - страница
Однако, при реализации проектируемого цифрового устройства на КРОА (ПЛИС) — готовых кристаллов с фиксированной топологией, специальные формы схемотехнического проектирования для данного класса кристаллов, размещение реализации схемы на кристалле и трассировка также выполняются разработчиком систем на СБИС самостоятельно. Во всех вариантах реализации цифровых систем, современная технология проектирования СВИС базируется на использовании НРЬ-языков, прежде всего — языка ЧНР!.. В главе 1 рассматриваются общие принципы представления и проектирования систем на СВИС, основные классы СБИС, как элементной базы технической реализации проектируемых цифровых систем, типовые этапы разработки системы, место языка высокого уровня ЧНРЬ в этих процессах.
В главе 2 описываются базовые элементы языка ЧНОЕ, типы данных и операторов. В главе 3 даются базовые конструкции языка ЧНОЕ для поведенческого и структурного описания проектируемого цифрового устройства. Акцентируется внимание на специальном классе объектов языка ЧНОЬ вЂ” сигналах, не имеющих аналогов в традиционных языках программирования. В главе 4 излагаются методы использования конструкций языка ННОЕ для моделирования поведения, а также особенности программирования на ЧНОЕ для синтеза проектируемой системы на СБИС.
В главе 5 приводятся примеры использования языка ЧНРЕ при выполнении различных практических задач, решаемых при проектировании и применении систем на СБИС вЂ” от формализованной спецификации интерфейсов и протоколов, моделирования устройств, взаимодействующих по шине, до проектирования систем-на-кристалле. Рассмотрение ведется на примерах с использованием шины РС! на уровне блоков цифрового устройства и внутрикристалльной шины АМВА (для систем-на-кристалле). Для того чтобы работать с программами на языке ЧНРЕ, выполнять их, требуется система программирования, которая бы проверяла корректность программы на данном языке, организовывала трансляцию, компоновку и Введение выполнение оттранслированной программы при моделировании.
Примером такой системы программирования для языка ЧНР1. является программный комплекс семейства ОгСАР— ОгСАР Ехргезз, рассматриваемый в аваев б (реализует задачи 1, 2 и 3). С другой стороны, при синтезе устройства, описанного программой на языке ЧН01., пакеты проектирования должны выполнять трансляцию модели на ЧНРЬ, компиляцию аппаратной реализации устройства в кристалле СБИС.
Для синтеза реализации проектируемых цифровых систем на КРОА используются специализированные пакеты сквозного автоматизированного проектирования с использованием языка ЧН01. (задачи 1, 2, 3 и 4). В качестве примера такого пакета в главе 7 описывается организация работы в пакете Роипдат1оп Ехргезз по проектированию цифровых систем на РРОА фирмы Х111пх. В приложениях приводится справочная информация, полезная при практическом проектировании систем на СБИС на языке ЧН01..
При подготовке книги использованы материалы курсов лекций, читаемых авторами в Санкт-Петербургском государственном университете аэрокосмического приборостроения. Глава 1 Процесс проектирования СБИС носит последовательный характер спуска по этим уровням (по каждой из трех областей представления). Однако спуск по уровням в каждой из областей связан и перемежается с движением по оси иерархии других областей. Поуровневый характер проектирования внутри каждой области сочетается с согласованным движением по осям других измерений (областей). Структурная (8(гис(ига!) Функциональная (Еи по(юла!) 81 82 У "Процессор, Пвмяпчь, 83 Р1 Р2 Алгоритмический уровень РЗ Коммутатор Булеесквя логике (РМЗ-)ече!) ! Дифференциальные уравнения Регистровый уровень (яев)мептгвпв)ег ьвчв!, Ятм (Маски для изготовления СБИС) г Полигоны (Ро)уеопв) Вентильный уровень (овне) Топология ячеек Уровень транзисторов (з)скв) Стандартные ячейки (т(впв)в!огв) Геометрическая (Оеогпе(г)с) (В)алов!о се)!в) Компоновочный плен к иствллв (Р!ао! Р)гп) Рис.
1.1. Области и уровни моделей в проектировании СБИС. Диаграмма Гайского-Кана (Оа1вх! апд Кинп) Иллюстрация этого взаимодействия представлена на так называемой диаграмме Гайского-Кана в виде спиралевидной кривой, начинающейся с Алгоритмического уровня в функциональной области, а заканчивающейся на уровне Полигонов, представляющих собой послойные маски для изготовления кристалла (рис. 1.1). Подобная многомерная иерархия, отражающая объективные взаимосвязи разных аспектов построения СБИС, учитывается в методиках и в организации процессов их проектирования, реализуется в поддерживающих системах автоматизированного проектирования.
Уровни и процесс проектирования СБИС Заказчик Спецификация на системном уровне Разработчик Функцнанальнсе(аркитектурнсе) прсектнрсванне яспсбспа) бссп)п Поведенческое списание Лсгнческсе описание Лсгнческсе проектирование (.сос бев~дп (Оме4еус)) Принципиальная скема (на уровне транзисторов) Скемстекническсе прсектирсвание глгсчс бес)вп тспслсгнческсе прсектирсвание Рсуиса!бссап р.аусм) Послойная тспслсптя СБИС Изготовление и тестировнив СБИС Рис. 1.2.
Уровни проектирования СБИС Сама организация проектирования СВИС также носит отчетливо иерархический характер. В комплексе процессов проектирования СБИС принято выделять ряд основных уровней (рис. 1.2). Их реализация в организационных процессах создания СБИС вЂ” от постановки задачи до изготовления кристаллов СБИС в целом следует этому общему представлению. Однако по мере эволюции СБИС, технологии их производства и методик проектирования модифицируются задачи, решаемые на каждом из уровней, меняются требования к методикам и инструментарию их поддержки. Глава ! Традиционный подход к поуровневому проектированию СБИС В поуровневом, многоэтапном процессе проектирования стараются использовать автоматизированные системы синтеза реализации проектируемого изделия на более низком (более детальном) уровне по спецификации проектируемой СБИС на более высоком уровне.
Традиционные САПР поддерживают синтез представления изделия на вентильном уровне (логический проект) по спецификации проектируемого устройства уровня регистровых передач, КТ(.-уровня, а также синтез топологии СБИС вЂ” по спецификации устройства на вентильном уровне (кремниевая компиляция). При этом ответственность за выполнение требований по занимаемой плошади кристалла, производительности и потребляемой мощности проектируемого узла, за сбалансированность и оптимизацию принимаемых решений возлагается на САПР. Сложность задачи синтеза (с оптимизацией) определяет ограничения существующих пакетов синтеза в САПР.
Ограничения САПР по сложности автоматически синтезируемых узлов на вентильном уровне определяют требования к разбиению проекта СБИС на раздельно синтезируемые узлы. Проект СВИС, разбитый на узлы, специфицируется на КТ1 -уровне, и в таком виде вводится в САПР. Далее, с этого уровня идет поэтапный переход с проекта одного уровня на проект нижележащего уровня, с использованием автоматического синтеза и верификации (от функционального проекта — к логическому, от логического — к физическому проекту, с получением послойной топологии СБИС). Традиционные САПР проектирования заказных и полузаказных СВИС используют автоматические средства синтеза и верификации, начиная с перехода от КТ1.-уровня к логическому уровню. Проект функционального уровня, КТ1.-уровня спецификации проектируемой СБИС разработчик выполняет сам, вручную, на основе изложенных на бумаге требований к проекту, спецификации проекта СВИС на системном уровне.
Получающийся в результате проект на уровне КТ1. (и тесты для него) являются результатом неформализованного творчества разработчика, а не автоматизированных процессов синтеза и верификации. Важно также представлять себе взаимоотношения и разделение труда между основными участниками процесса создания новой СВИС: заказчиком, разработчиком (проектировщиком — без!япег) и изготовителем (рис.
1.2). При создании заказных и полузаказных СБИС (АЯС вЂ” Аррйсагюп Брес!бс !пгеягагеб С1гсшг) эти три участника обычно разделены как по персоналиям, так и по организациям, по фирмам, участвующим в этом процессе. Разработчик СВИС класса АЙ!С доводит проектирование до логического проекта, отрабатывает проектируемое устройство на моделях в САПР Логического проектирования, включая и комплекс тестов для разработанного устройства. Далее Уровни и процесс проектировании СБИС проект передается фирме-производителю СБИС (АЗ!С чепдог), которая уже самостоятельно проводит физическое проектирование (с учетом специфики своей технологии изготовления СБИС на конкретном оборудовании) и изготавливает кристаллы.