1.1Построить модель вентиля НЕ. 1.2. Произвести анимацию .1.3. Получить временные диаграммы.1.4. Определить задержку элемента.

Решённая задача по схемотехнике КМ-1. Вариант 9. Оценка 5
Вопросы из файла:
1.1. Построить модель вентиля НЕ (рис.1.1).
1.2. Произвести анимацию (рис. 1.2).
1.3. Получить временные диаграммы (рис. 1.3)
1.4. Определить задержку элемента (рис. 1.4).
1.5. Построить модель пользовательского блока из двух вентилей НЕ, соединенных последовательно (рис. 1.5). Снять их временные диаграммы и определить задержку элемента (рис. 1.6, 1.7).
1.6. Войти в пользовательский блок и показать применение отладочных средств (контрольных точек и контрольных индикаторов) на снимках экранов режима анимации (рис. 1.8) и на временной диаграмме (рис. 1.9) и на диаграмме с выделенной задержкой (рис. 1.10). Получить генерируемый ДИИДС VHDL код модели вентиля НЕ.
ЗАДАНИЕ 2
2.1. Построить модель вентиля И (AND) (рис. 1.11). Провести анимацию (рис. 1.12) и получить временные диаграммы (рис. 1.13), определить задержку элемента (рис. 1.14), построить таблицу истинности функции логического И в 2‒х значном алфавите (табл. 1). Получить VHDL код модели, создать пользовательский блок AND2 (рис. 1.15, 1.16
ЗАДАНИЕ 3
Выполнить пункты задания 2 для индивидуального варианта.
В соответствии с заданием был выбран вариант №10, который представляет собой построение логической функции OR3.
Построить модель логической функции OR3 (рис. 1.17). Провести анимацию (рис. 1.18) и получить временные диаграммы (рис. 1.19), определить задержку элемента (рис. 1.20), построить таблицу истинности функции логического 3ИЛИ (табл. 2). Получить VHDL код модели, создать пользовательский блок OR3 (рис. 1.21, 1.22).
ЗАДАНИЕ 4
Изучить задержку (рис. 1.23) и инерциальные свойства модели элемента OR3 (в соответствии с индивидуальным заданием). Инерциальные - подавая сигналы длительностью меньшей, чем задержка элемента (рис. 1.24).
ЗАДАНИЕ 5
Изучить эффект моделирования неисправности (fault) в модели OR3 (рис. 1.25 – 1.27).
ЗАДАНИЕ 1
Построить схему (рис. 2.1), реализующую функцию 3И (AND3) на вентилях 2И (AND2) и ее тест стенд. Провести на ней модельный эксперимент, доказывающий правильность работы этой схемы (рис. 2.2). Получить временную диаграмму функции (рис. 2.3).
ЗАДАНИЕ 2
Для индивидуального расчета был получен вариант №10, исходя из этого необходимо реализовать логическую функцию 3ИЛИ(OR3) (рис. 2.4) в логическом и элементном базисе 2И, 3ИЛИ, 2И-НЕ и проверить корректность схемы моделированием. В ходе реализации функции была составлена таблица истинности (табл. 4) и произведена анимация в DEEDs (рис. 2.5), которые подтверждают правильность работы схемы. А также представлена временная диаграмма (рис. 2.6) и VHDL код.
ЗАДАНИЕ 3
Провести синтез и минимизацию схемы, реализующей простую логическую функцию OUT (IN1, IN2, IN3), заданную таблицей истинности (табл. 5), проверить схему моделированием (рис. 2.7), определить максимальную задержку сигнала (рис. 2.8), получить VHDL код.
ЗАДАНИЕ 4
Провести синтез и минимизацию схемы, реализующей простую логическую функцию OUT (IN1, IN2, IN3), проверить схему моделированием (рис. 2.9), определить максимальную задержку сигнала (рис. 2.10), получить VHDL код.
Для индивидуального расчета был получен вариант №10, исходя из этого необходимо реализовать логическую функцию OUT в соответствии с таблицей истинности (табл. 6).
ЗАДАНИЕ 5
Построить схему определения наличия последовательности 01 в четырехразрядном двоичном коде (рис. 2.11), проверить ее моделированием, определить задержку (рис. 2.12) и количество оборудования.
Для построения схемы необходимо составить таблицу истинности функции (табл. 7). Так как в функции будет использоваться четырехразрядный двоичный код, схема будет состоять из четырех входов и одного выхода, который будет истинным только в случае нахождения в коде последовательности 01. Для создания функции использовалось следующее оборудование: 4 источника сигнала, 3хNOT, 3x2AND, 1x2OR и 1 приемный модуль. VHDL код отображен в конце задания.
ЗАДАНИЕ 6
Построить схему электронного замка, открывающего дверь при одновременном нажатии правильной комбинации на панели из 6 кнопок. Проверить схему моделированием (рис. 2.13) и определить задержку критического пути (рис. 2.14). В данном случае необходимо составить схему, в которой правильной комбинацией будут являться кнопки: 3, 6 (в соответствии с вариантом №10).
ЗАДАНИЕ 7
Перепроектировать схему электронного замка, используя микросхемы среднего уровня интеграции серии КР1533.
Построить два варианта схемы:

1. функциональную, используя функциональные модели микросхем серии КР1533 (рис. 2.15);
2. принципиальную электрическую, используя модели корпусов микросхем серии КР1533 (рис. 2.17).

Измерить по временной диаграмме моделирования задержки в схеме (рис. 2.16, 2.18)
ЗАДАНИЕ 8
Используя пользовательские блоки - модели ПЛМ создать собственные пользовательские блоки ДИИДС путем замыкания пересечений столбцов и строк матриц и таким образом реализовать на этой элементной базе и проверить моделированием проект, выполненный ранее в задании 5 (схема определения наличия последовательности 01 в четырехразрядном двоичном коде) (рис. 2.19).
ЗАДАНИЕ 9
Для модели микросхемы КР1533 разработать контролирующий тест и определить исправна микросхема или нет. Локализовать возможную неисправность и определить ее тип. Для этого смоделируем модель и произведем анимацию (рис. 2.22, 2.23).